1.5 GHz 超高速运算放大器 AD8 产品特性高速 3 db 带宽 :1.5 GHz (G = +1) 65 MHz 全功率带宽 (,V O = 2 V p-p) 压摆率 :4,1 V/μs.1% 建立时间 :12 ns 出色的视频特性.1 db 平坦度 :17 MHz 差分增益 :.2% 差分相位 :.1 输出过驱恢复 :22 ns 低噪声 : 输入电压噪声 :1.6 nv/ Hz 宽带宽范围内低失真无杂散动态范围 (SFDR):75 dbc (2 MHz) 无杂散动态范围 (SFDR):62 dbc (5 MHz) 输入失调电压 :1 mv( 典型值 ) 高输出电流 :1 ma 宽电源电压范围 :4.5 V 至 12 V 电源电流 :13.5 ma 省电模式 应用专业视频设备高速仪器仪表视频开关中频 / 射频增益级 CCD 成像 概述 AD8 是一款超高速 高性能 电流反馈型放大器 该放大器采用 ADI 专有超快速互补双极性 (XFCB) 工艺制造, 可实现 1.5 GHz 的小信号带宽和 41 V/µs 的压摆率 2 MHz 时的无杂散动态范围 (SFDR) 低至 75 dbc, 输入电压噪声为 1.6 nv/ Hz AD8 可以驱动 1 ma 以上的负载电流, 失真极低 该放大器可以采用 +5 V 至 ±6 V 电源供电 这些特性使它非常适合包括高速仪器仪表在内的各种应用 AD8 的差分增益为.2%, 差分相位为.1, 且.1 db 平坦度为 17 MHz 它具有出色的视频规格特性, 确保哪怕要求最高的视频系统都具有优秀的保真度 NORMALIZED GAIN (db) POWER DOWN 1 FEEDBACK 2 IN 3 +IN 4 连接图 AD8 TOP VIEW (Not to Scale) 8 +V S 7 OUTPUT 6 NC 5 V S NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE IS CONNECTED TO GROUND. 图 1. 8 引脚 AD8,3 mm 3 mm _VD 封装 (CP-8-2) 1 2 3 4 5 6 7 FEEDBACK 1 IN 2 +IN 3 V S 4 AD8 TOP VIEW (Not to Scale) POWER DOWN NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE IS CONNECTED TO GROUND. 3 2 1 8 7 6 5 +V S OUTPUT NC 图 2. 8 引脚 AD8,SOIC_N_EP 封装 (RD-8-1) R L = 15Ω 1, R F = 432Ω 图 3. 大信号频率响应 省电模式下,AD8 耗用的电源电流降至 1.3 ma 该放大器采用小型 8 引脚 和 8 引脚 SOIC 两种封装 AD8 的额定工作温度范围为 4 C 至 +125 C 扩展工业温度范围 AD8 的三通道版本 (AD83) 正在开发中 5321-1 5321-2 5321-3 Rev. B Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 916, Norwood, MA 262-916, U.S.A. Tel: 781.329.47 2513 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI 中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误,ADI 不对翻译中存在的差异或由此产生的错误负责 如需确认任何词语的准确性, 请参考 ADI 提供的最新英文版数据手册
AD8 目录 目录... 2 采用 ±5 V 电源时的技术规格... 3 采用 +5 V 电源时的技术规格... 4 绝对最大额定值... 5 热阻... 5 ESD 警告... 5 典型性能参数... 6 测试电路... 13 应用... 14 电路配置... 14 视频线路驱动器... 14 低失真引脚排列... 15 裸露焊盘... 15 印刷电路板布局... 15 信号路由... 15 电源旁路... 15 接地... 16 外形尺寸... 17 订购指南... 17 修订历史 213 年 3 月 修订版 A 至修订版 B 更改图 1 和图 2... 1 更改表 1... 3 更改表 2... 4 更新外形尺寸... 17 更改订购指南... 17 21 年 3 月 修订版 至修订版 A 更改图 1 和图 2... 1 更改表 3... 5 更新外形尺寸并更改订购指南... 17 25 年 1 月 修订版 : 初始版 Rev. B Page 2 of 2
采用 ±5 V 电源时的技术规格除非另有说明, 在 T A = 25 C 时,V S = ±5 V,R L = 15 Ω, 增益 = +2,R F = R G = 432 Ω 裸露焊盘必须接地 AD8 表 1. 参数 条件 最小值 典型值 最大值 单位 动态性能 3 db 带宽 G = +1, VO =.2 V p-p, SOIC/ 158/135 MHz, VO = 2 V p-p, SOIC/ 65/61 MHz.1 db 平坦度带宽 VO = 2 V p-p, SOIC/ 19/17 MHz 压摆率, VO = 4 V 步进 41 V/µs.1% 建立时间, VO = 2 V 步进 12 ns 噪声 / 谐波性能二次 / 三次谐波 V O = 2 V p-p,f = 5 MHz, 仅限 封装 86/89 dbc 二次 / 三次谐波 V O = 2 V p-p,f = 2 MHz, 仅限 封装 75/79 dbc 输入电压噪声 f = 1 khz 1.6 nv/ Hz 输入电流噪声 f = 1 khz, IN 26 pa/ Hz f = 1 khz, +IN 3.4 pa/ Hz 差分增益误差 NTSC,.2 % 差分相位误差 NTSC,.1 度 直流性能 输入失调电压 1 1 mv 输入失调电压漂移 11 µv/ C 输入偏置电流 ( 使能 ) +IB 5 +4 µa IB 3 +45 µa 跨导 57 89 16 kω 输入特性同相输入阻抗 2/3.6 MΩ/pF 输入共模电压范围 3.5 至 +3.5 V 共模抑制比 VCM = ±2.5 V 52 54 56 db 过驱恢复 G = +1,f = 1 MHz, 三角波 3 ns 掉电引脚 关断输入电压 掉电 < +VS 3.1 V 已启用 > +VS 1.9 V 关闭时间掉电电压的 5% 至 V OUT 最终值的 1%, 15 ns V IN =.3 V p-p 开启时间 掉电电压的 5% 至 V OUT 最终值的 9%, 3 ns V IN =.3 V p-p 输入偏置电流 已启用 1.1 +.17 +1.4 µa 掉电 3 235 16 µa 输出特性 输出电压摆幅 RL = 1 Ω ±3.7 ±3.9 V 输出电压摆幅 RL = 1 kω ±3.9 ±4.1 V 线性输出电流 V O = 2 V p-p, 二次总谐波失真 < 5 dbc 1 ma 过驱恢复 G = + 2,f = 1 MHz, 三角波 45 ns,v IN = 2.5 V 至 V 步进 22 ns 电源 工作范围 4.5 12 V 静态电流 12.7 13.5 14.3 ma 静态电流 ( 关断 ) 1.1 1.3 1.65 ma 电源抑制比 PSRR/+PSRR 56/ 61 59/ 63 db Rev. B Page 3 of 2
AD8 采用 +5 V 电源时的技术规格除非另有说明, 在 T A = 25 C 时,V S = +5 V,R L = 15 Ω, 增益 = +2,R F = R G = 432 Ω 裸露焊盘必须接地 表 2. 参数 条件 最小值 典型值 最大值单位 动态性能 3 db 带宽 G = +1, VO =.2 V 峰峰值 98 MHz, VO = 2 V 峰峰值 477 MHz G = +1, VO =.2 V 峰峰值 328 MHz.1 db 平坦度带宽 VO =.2 V p-p 136 MHz VO = 2 V p-p 136 MHz 压摆率, VO = 2 V 步进 27 V/µs.1% 建立时间, VO = 2 V 步进 16 ns 噪声 / 谐波性能 二次 / 三次谐波 VO = 2 V p-p,5 MHz, 仅限 封装 71/71 dbc 二次 / 三次谐波 VO = 2 V p-p,2 MHz, 仅限 封装 6/62 dbc 输入电压噪声 f = 1 khz 1.6 nv/ Hz 输入电流噪声 f = 1 khz, IN 26 pa/ Hz f = 1 khz, +IN 3.4 pa/ Hz 差分增益误差 NTSC,.1 % 差分相位误差 NTSC,.6 度 直流性能 输入失调电压 1.3 1 mv 输入失调电压漂移 18 µv/ C 输入偏置电流 ( 使能 ) +IB 5 +3 µa IB 1 +45 µa 跨导 44 8 15 kω 输入特性同相输入阻抗 2/3.6 MΩ/pF 输入共模电压范围 1.5 至 3.6 V 共模抑制比 VCM = ±2.5 V 51 52 54 db 过驱恢复 G = +1,f = 1 MHz, 三角波 6 ns 掉电引脚关断输入电压 掉电 < +VS 3.1 V 使能 > +VS 1.9 V 关闭时间 掉电电压的 5% 至 V OUT 最终值的 1%, V IN =.3 V p-p 2 ns 开启时间掉电电压的 5% 至 V OUT 最终值的 9%, 3 ns V IN =.3 V p-p 输入电流 已启用 1.1 +.17 +1.4 µa 掉电 5 4 3 µa 输出特性 输出电压摆幅 RL = 1 Ω 1.1 至 3.9 1.5 至 4.1 V RL = 1 kω 1 至 4..85 至 4.15 V 线性输出电流 VO = 2 V p-p, 二次总谐波失真 < 5 dbc 7 ma 过驱恢复,f = 1 khz, 三角波 65 ns 电源 工作范围 4.5 12 V 静态电流 11 12 13 ma 静态电流 ( 关断 ).7.95 1.25 ma 电源抑制比 PSRR/+PSRR 55/ 6 57/ 62 db Rev. B Page 4 of 2
绝对最大额定值 表 3. 参数 额定值 电源电压 12.6 V 功耗 见图 4 共模输入电压 VS.7 V 至 +VS +.7 V 差分输入电压 ±VS 存储温度 65 C 至 +125 C 工作温度范围 4 C 至 +125 C 引脚温度范围 3 C ( 焊接,1 秒 ) 结温 15 C 注意, 超出上述绝对最大额定值可能会导致器件永久性损坏 这只是额定最值, 并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下, 推断器件能否正常工作 长期在绝对最大额定值条件下工作会影响器件的可靠性 热阻 θ JA 针对最差条件, 即器件焊接在电路板上以实现表贴封装 表 4. 热阻封装类型 θja θjc 单位 SOIC-8 8 3 C/W 3 mm 3 mm 93 35 C/W PD = 静态功耗 + ( 总驱动功耗 负载功耗 ) P P D D = = ( V I ) S S ( V I ) S S VS V + 2 RL + ( V / 4) S R L 2 OUT V R 2 OUT L AD8 封装的功耗 (P D ) 为静态功耗与芯片中 AD8 的输出端驱动所导致的功耗之和, 而静态功耗则为电源引脚之间的电压 (V S ) 乘以静态电流 (I S ) 应当考虑均方根输出电压 如果 R L 以 V S 为基准, 如同在单电源供电情况下, 则总驱动功耗为 V S I OUT 如果均方根信号电平未定, 应考虑最差情况, 即 R L 接中间电源电压, V OUT = V S /4 单电源供电且 R L 以 V S 为基准时, 最差情况为 V OUT = V S /2 气流可增强散热, 从而有效降低 θ JA 此外, 更多金属直接与金属走线的封装引脚 裸露焊盘 通孔 接地和电源层接触, 这同样可降低 θ JA 图 4 所示为在 JEDEC 标准 4 层板上, 裸露焊盘 SOIC (8 C/W) 和 (93 C/W) 封装的内部最大安全功耗与环境温度的关系 θ JA 值取近似值 最大功耗 AD8 的最大安全功耗受限于相应的芯片结温 (T J ) 的升高情况 达到玻璃化转变温度 15 C 左右时, 塑料的特性发生改变 即使只是暂时超过这一温度限值也会改变封装对芯片作用的应力, 从而永久性地转变 AD8 的参数性能 长时间超过 175 C 的结温会导致芯片器件出现变化, 因而可能造成性能下降或功能丧失 MAXIMUM POWER DISSIPATION (W) 3. 2.5 2. 1.5 1..5 SOIC 3 1 1 2 3 4 5 6 7 8 9 1 11 12 AMBIENT TEMPERATURE ( C) 图 4. 4 层板最大功耗与温度的关系 5321-63 ESD 警告 ESD( 静电放电 ) 敏感器件 静电电荷很容易在人体和测试设备上累积, 可高达 4 V, 并可能在没有察觉的情况下放电 尽管本产品具有专用 ESD 保护电路, 但在遇到高能量静电放电时, 可能会发生永久性器件损坏 因此, 建议采取适当的 ESD 防范措施, 以避免器件性能下降或功能丧失 Rev. B Page 5 of 2
AD8 典型性能参数 图 5. 小信号频率响应与不同增益的关系 图 8. 小信号频率响应与 R F 的关系 图 6. 小信号频率响应与不同增益的关系 图 9. 大信号频率响应与 R F 的关系 图 7. 大信号频率响应与不同增益的关系 图 1. 跨导和相位与频率的关系 Rev. B Page 6 of 2
AD8 图 11. 小信号频率响应与电源电压的关系 图 14. 小信号频率响应与温度的关系 图 12. 小信号频率响应与电源电压的关系 图 15. 小信号频率响应与温度的关系 图 13..1 db 平坦度 图 16. 大信号频率响应与温度的关系 Rev. B Page 7 of 2
AD8 9 6 V OUT = 1V p-p G = +1 R L = 1kΩ GAIN (db) 3 3 R L = 15Ω V OUT = 4V p-p 1 1 1 1 图 17. 大信号频率响应与不同输出的关系 5321-17 11 12 图 2. 谐波失真与频率的关系 5321-42 G = +1 R L = 15Ω 3 V OUT = 4V p-p G = +1 R L = 1kΩ 11 12 图 18. 谐波失真与频率的关系 5321-4 图 21. 谐波失真与频率的关系 5321-41 G = +1 R L = 1kΩ R L = 15Ω SOIC 11 12 图 19. 谐波失真与频率的关系 5321-39 SOIC 图 22. 谐波失真与频率的关系 5321-43 Rev. B Page 8 of 2
AD8 3 V S = 5V R L = 15Ω 3 V S = ±2.5V G = 1 R L = 15Ω 11 5321-44 11 12 5321-48 图 23. 谐波失真与频率的关系 图 26. 谐波失真与频率的关系 3 V S = 5V R L = 1kΩ 图 24. 谐波失真与频率的关系 5321-45 3 11 V S = 5V G = 1 R L = 1kΩ 12 图 27. 谐波失真与频率的关系 5321-49 3 R L = 1kΩ G = 1 R L = 15Ω 11 12 5321-47 11 5321-5 图 25. 谐波失真与频率的关系 图 28. 谐波失真与频率的关系 Rev. B Page 9 of 2
AD8 G = 1 R L = 1kΩ PSRR (db) 1 15 25 3 35 45 55 V IN = 2V p-p R L = 1Ω G = +1 R F = 432Ω PSRR +PSRR 11 12 5321-51 65 75.1 1 1 1 5321-21 图 29. 谐波失真与频率的关系 图 32. 电源抑制比 (PSRR) 与频率的关系 1k 1 V IN =.2V p-p R F = 432Ω 25 3 35 V IN = 1V p-p R L = 1Ω IMPEDANCE (Ω) 1 1 CMRR (db) 45.1 G = +1 OR 55.1.1 1 1 1 1 5321-23 65.1 1 1 1 1 5321-31 图 3. 输出阻抗与频率的关系 图 33. 共模抑制比与频率的关系 RESPONSE (V) 2.65 2.6 2.55 2.5 2.45 2.4 G = +1 2.35 5 1 15 2 25 3 35 4 45 5 TIME (ns) 图 31. 小信号瞬态响应 V S = 5V R F = 432Ω R S = Ω R L = 1Ω 5321-72 RESPONSE (V).175.15.125.1.75.5.25.25.5.75 G = +1.1.125 R F = 432Ω R S = Ω.15 R L = 1Ω.175 5 1 15 2 25 3 35 4 45 5 TIME (ns) 图 34. 小信号瞬态响应 5321-66 Rev. B Page 1 of 2
AD8 1.75 5 1.5 1.25 1. G = +1 4 3, V IN, V OUT RESPONSE (V).75.5.25.25.5.75 OUTPUT VOLTAGE (V) 2 1 1 2 V S = ±2.5V, V IN V S = ±2.5V, V OUT 1. 1.25 R F = 432Ω R S = Ω 1.5 R L = 1Ω 1.75 5 1 15 2 25 3 35 4 45 5 5321-67 3 G = +1 4 R L = 15Ω R F = 432Ω 5 2 4 6 8 1 5321-19 TIME (ns) TIME (ns) 图 35. 大信号瞬态响应 图 38. 输入过驱 SETTLING TIME (%).5.4 V IN.3.2 1V.1.1.2.3.4 t = s 5ns/DIV.5 5 4 3 2 1 1 2 3 V CM (V) 图 36. 建立时间 5321-68 OUTPUT VOLTAGE (V) 6 5 4 3 2 1 1 2 3 V S = ±2.5V, 2 V IN V S = ±2.5V, V OUT, 2 V IN 4 5 R L = 15Ω R F = 432Ω 6 2 4 6 8 1 TIME (ns) 图 39. 输出过驱, V OUT 5321-2 SR (V/µs) 6k 5k 4k 3k 2k 1k R F = 432Ω R L = 15Ω SOIC,, SOIC, V S = +5V, V S = +5V INPUT VOLTAGE NOISE (nv/ Hz) 1 1 1 G = +1 R F = 432Ω R N = 47.5Ω 1 2 3 4 5 6 7 V OUT (V p-p) 图 37. 压摆率与输出电平的关系 5321-18.1 1 1 1k 1k 1k 1M 1M 1M FREQUENCY (Hz) 图 4. 输入电压噪声 5321-58 Rev. B Page 11 of 2
AD8 1 5 INPUT CURRENT NOISE (pa/ Hz) 1 1 1 INVERTING CURRENT NOISE, R F = 1kΩ NONINVERTING CURRENT NOISE, R F = 432Ω I B (µa) 1 15 25 3 35 V S = +5V.1 1 1 1k 1k 1k 1M 1M 1M 1G 5321-55 45 5 4 3 2 1 1 2 3 4 5 5321-7 FREQUENCY (Hz) V CM (V) 图 41. 输入电流噪声 图 44. 输入偏置电流与共模电压的关系 2 15 1 5 1 15 R BACK TERM = 5 P OUT = 1dBm SOIC V OS (mv) 5 5 S22 (db) 25 3 35 1 15 V S = +5V 5 4 3 2 1 1 2 3 4 5 V CM (V) 图 42. 输入 V OS 与共模电压的关系 5321-24 45 1 1 1 图 45. 输出电压驻波比 (S22) 5321-65 25 5 2 1 G = +1 I B (µa) 15 1 5 5 1 15 V S = +5V 25 5 4 3 2 1 1 2 3 4 5 5321-69 S11 (db) 15 25 3 35 45 G = +1 INPUT R S = Ω P OUT = 1dBm SOIC 1 1 1 5321-64 V OUT (V) 图 43. 输入偏置电流与输出电压的关系 图 46. 输入电压驻波比 (S11) Rev. B Page 12 of 2
AD8 测试电路 +V S 1µF V IN 5Ω TRANSMISSION LINE 432Ω R F 432Ω.1µF AD8 49.9Ω 5Ω TRANSMISSION LINE 6.4Ω 2Ω 2Ω 49.9Ω.1µF V S 1µF 5321-28 图 47. 共模抑制比 (CMRR) V P = V S + V IN TERMINATION 5Ω 5Ω TRANSMISSION LINE AD8 49.9Ω R G 432Ω R F 432Ω V S 49.9Ω 1µF.1µF 49.9Ω 5Ω TRANSMISSION LINE TERMINATION 5Ω 5321-29 图 48. 正 PSRR +V S 1µF.1µF 5Ω TRANSMISSION LINE AD8 5Ω TRANSMISSION LINE TERMINATION 5Ω 49.9Ω R G 432Ω R F 432Ω 49.9Ω TERMINATION 5Ω 49.9Ω V N = V S + V IN 5321-3 图 49. 负 PSRR Rev. B Page 13 of 2
AD8 应用所有电流反馈型运算放大器都受反相输入引脚上杂散电容的影响 出于实际考虑, 反相输入端至接地的杂散电容越大, 则所需的 RF 也越大, 以便最大程度降低峰化和振铃 电路配置图 5 和图 51 表示典型的同相和反相配置原理图 对于电流反馈型放大器, 其稳定性和带宽由反馈电阻值决定 最优性能值见表 5 所示 为保证稳定运行, 实际值不应偏离表中的最优值 ±1% 以上 图 8 表示不同 R F 对带宽的影响 在同相单位增益配置中,R S 建议使用 5 Ω, 如图 5 所示 表 5 提供了电路的数值 增益和输出电压噪声的快速参考信息 V IN R G R S +V S 1µF + R F FB.1µF +V AD8 V O + V V S.1µF 1µF + NONINVERTING 图 5. 同相配置 R L V O 5321-35 V IN V IN 432Ω 75Ω CABLE 75Ω R G 432Ω +V S 1µF + R F FB.1µF +V AD8 V O + V.1µF V S 1µF + 图 51. 反相配置 视频线路驱动器 AD8 设计用作性能出色的视频线路驱动器 一些重要的规格, 比如差分增益 (.2%) 差分相位(.1 ) 以及 2 V p-p 时的 65 MHz 带宽, 均满足最苛刻的视频要求 图 52 表示增益为 +2 的典型同相视频驱动器 +V S AD8 + FB V S 4.7µF +.1µF.1µF 4.7µF 图 52. 视频线路驱动器 + 75Ω R L 75Ω CABLE V O 5321-36 75Ω V OUT 5321-71 表 5. 典型值 (/SOIC 封装 ) 3 db SS 带宽 3 db LS 带宽 压摆率 输出噪声 包括电阻的 增益 器件值 (Ω) (MHz) (MHz) (V/μsec) (nv/ Hz) 总输出噪声 (nv/ Hz) RF RG SOIC SOIC 1 432 --- 138 158 55 6 22 1.9 11.2 2 432 432 6 65 61 65 37 11.3 11.9 4 357 12 55 55 35 35 38 1 12 1 357 4 35 365 37 37 32 18.4 19.9 Rev. B Page 14 of 2
AD8 低失真引脚排列 AD8 的 封装采用了 ADI 最新的低失真引脚排列 新的引脚排列降低了二次谐波失真, 并简化了电路布局布线 紧靠同相输入端和负电源引脚, 导致产生二次谐波失真 以物理方式将同相输入引脚与负电源引脚分隔开, 可极大地降低该失真, 如图 22 所示 通过提供额外的输出引脚, 反馈电阻可直接与引脚 2 和引脚 3 相连 这极大地简化了反馈电阻的路由, 使电路布局更加紧凑, 降低尺寸面积, 并且最大程度避免了寄生效应, 提升了稳定性 SOIC 封装还提供专用的反馈引脚 反馈引脚通过引脚 1 引出, 在标准 SOIC 引脚排列中通常不连接该引脚 采用标准 SOIC 引脚排列的现有应用可利用 AD8 的所有性能优势 若要直接替代, 请确保引脚 1 未接地, 并且不存在潜在连接, 因为该引脚片内连接放大器的输出 而在现有设计中, 反馈电阻依然可使用引脚 6 裸露焊盘 AD8 提供裸露焊盘, 相比标准 SOIC 塑料封装可降低 25% 热阻 焊盘可直接焊接至电路板的接地层 图 53 显示 封装的典型焊盘几何尺寸,SOIC 封装可采用相同的焊盘尺寸 在针对焊盘安装的设计中, 裸露焊盘可开散热通孔或 散热管道 这些额外的通孔可改进封装到 PCB 的散热 在放大器的裸露焊盘焊接的表面使用一块较重的铜片亦可降低针对 AD8 而言的整体热阻 图 53. 封装的裸露焊盘布局 5321-34 印刷电路板布局布线印刷电路板 (PCB) 布局布线一般是设计过程的最后一步, 常常也是最重要的步骤之一 如果布局布线不当, 再精巧的设计也可能毫无用处 AD8 能够在 RF 频谱内工作, 因此必须考虑高频电路板的布局布线做法 为了获得最佳性能, 务必充分注意 PCB 布局布线 信号布线 电源旁路和接地问题 信号布线 AD8 采用具有专用反馈引脚的新型低失真引脚排列, 为实现紧凑的布局提供了条件 专用反馈引脚缩短了输出端到反相输入端的距离, 可大大简化反馈网络的布线 为使寄生电感最小, 高频信号走线之下应使用接地层 不过, 输入和输出引脚之下的接地层则应予以移除, 以减少寄生电容的形成, 避免相位裕量降低 易受噪声影响的信号走线应布设在 PCB 内层, 以提供最大程度的屏蔽 电源旁路电源旁路是 PCB 设计过程的重要方面 为获得最佳性能, AD8 的电源引脚需要适当的旁路 将电容从每个电源引脚并联连接到接地最有效 并联不同值和尺寸的电容有助于确保电源引脚在较宽的频率范围内都具有较低的交流阻抗, 这对于减小放大器的噪声耦合非常重要 直接从电源引脚开始, 将值和尺寸最小的元件放在电路板上与放大器相同的一侧, 并尽可能靠近放大器, 然后将它连接到接地层 对下一个最大值电容重复此过程 建议 AD8 使用 58 尺寸的.1 μf 陶瓷电容 58 提供低串联电感和出色的高频性能.1 μf 电容可在高频时提供低阻抗 应将一个 1 μf 电解质电容与.1 μf 电容并联 1 μf 电容可在低频时提供低交流阻抗 根据电路要求不同, 可以使用更低值的电解质电容 额外的较小值电容有助于为更高频率的干扰噪声提供低阻抗路径, 但不一定是必需的 Rev. B Page 15 of 2
AD8 电容输出至接地层的电容回路 ( 接地 ) 布线同样重要 放大器的接地回路应靠近放大器负载, 这一点对于失真性能至关重要 各电容与负载的距离应较短并相等, 这样可以实现最佳性能 某些情况下, 如果布局拥挤或比较困难, 则在两个电源之间进行旁路有助于提高 PSRR 并保持失真性能 这也是一种改善性能的办法 尽可能缩短走线长度并加宽从电容到放大器的走线可以降低走线电感 串联电感与并联电容可以形成振荡电路, 从而在输出端引起高频响铃振荡 因输出端的高频压缩, 这一额外电感还可能使失真提高 在连接到放大器电源引脚的直接路径中, 应尽可能少用过孔, 因为过孔会产生寄生电感, 导致电路不稳定 必要时, 应选择多个大直径过孔, 以便降低等效寄生电感 接地为向电源和信号电流提供低阻抗回路, 建议采用接地层和电源层 接地层和电源层还有助于降低杂散走线电感, 并为放大器提供低热路径 AD8 的任何引脚下均不应连接接地或电源层 安装垫与接地或电源层可以在放大器的输入端形成寄生电容 反相输入端的杂散电容与反馈电阻会形成一个极点, 导致相位余量降低和电路不稳定 输出端的杂散电容如果过大, 也会形成一个极点, 导致相位裕量降低 Rev. B Page 16 of 2
AD8 外形尺寸 5. 4.9 4.8 2.29.356 8 5 1 4 4. 3.9 3.8 6.2 6. 5.8.457 2.29 1.75 1.35 SEATING PLANE 1.27 BSC TOP VIEW.51.31 3.81 REF 1.65 1.25.1 MAX.5 NOM COPLANARITY.1 8.5.25 BOTTOM VIEW 45 1.4 REF.25.17 1.27.4 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MS-12-AA 图 54. 8 引脚标准小型封装, 带裸露焊盘 [SOIC_N_EP] 窄体 (RD-8-1), 尺寸单位 :mm 和 (inch) 6-2-211-B 3.25 3. SQ 2.75.6 MAX.6 MAX.5 BSC PIN 1 INDICATOR TOP VIEW 2.95 2.75 SQ 2.55 5 8 EXPOSED PAD (BOTTOM VIEW) 1.6 1.45 1.3 12 MAX.7 MAX.5.4.3.9 MAX.65 TYP.85 NOM.5 MAX.1 NOM SEATING PLANE.3.23.18.2 REF 4 1 1.89 1.74 1.59 PIN 1 INDICATOR FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 图 55. 8 引脚引脚架构芯片级封装 [_VD] 3 mm x 3 mm, 超薄体, 双列引脚 (CP-8-2) 尺寸单位 :mm 4-4-212-A 订购指南 1 型号 温度范围 封装描述 封装选项 标识 订购数量 AD8YRDZ C 至 +125 C 8 引脚 SOIC_N_EP RD-8-1 1 AD8YRDZ-REEL C 至 +125 C 8 引脚 SOIC_N_EP RD-8-1 2,5 AD8YRDZ-REEL7 C 至 +125 C 8 引脚 SOIC_N_EP RD-8-1 1, AD8YCPZ-R2 C 至 +125 C 8 引脚 _VD CP-8-2 HNB 25 AD8YCPZ-REEL C 至 +125 C 8 引脚 _VD CP-8-2 HNB 5, AD8YCPZ-REEL7 C 至 +125 C 8 引脚 _VD CP-8-2 HNB 1,5 AD8YCPZ-EBZ 评估板 AD8YRD-EBZ 评估板 1 Z = 符合 RoHS 标准的器件 Rev. B Page 17 of 2
AD8 注释 Rev. B Page 18 of 2
AD8 注释 Rev. B Page 19 of 2
AD8 注释 2513 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D5321sc--3/13(B) Rev. B Page 2 of 2