云计算测量白皮书 暨 20GHz 以上数字系统测量要点和方案 安捷伦科技 ( 中国 ) 有限公司 : 孙灯亮 前言 云计算是后 IT 时代推动力量之一 云计算系统对数据带宽要求非常巨大, 使得整个数字系统的单根信号速率突破 20Gbps, 甚至达到 28Gbps 的超高数量级 超过 20GHz 的数字系统, 对各种电路和信号的要求达到了异常苛刻的境界, 电路和信号的测量成为必不可少的研发环节 表 / 图 1 列出了关键的测量内容和需要使用的相应的测试仪器 表 / 图 1. 20GHz 以上数字系统关键测试内容和相应的测试仪器 下面按测试内容展开介绍具体测试要求和要点, 测量方法, 以及专业仪器的核心指标或 原理, 以供产品经理, 技术专家, 或工程师参考
20GHz 以上高速背板测量 对于用于云计算的电信设备, 数据通信设备, 服务器矩阵等, 高速背板是关键的互连部件 高速背板里面需要走几十对到几千对高速差分线, 现在典型的信号速率是 6.25Gbps, 10.3125Gbps, 随着云计算对数据带宽的要求, 需要信号速率突破 20Gbps, 甚至达到 28Gbps 高速背板设计成为云计算设备开发的重点和难点之一 图 2 是一个典型的高速背板样品, 两边简单单板是用于高速背板性能测试的测试夹具 测试夹具与背板接触部分是高速连接器, 通过特制的 SMA/3.5mm/2.4mm 等同轴连接器与仪器仪表连接 图 2. 典型的高速背板样品 衡量高速背板的主要性能参数如下表 / 图 3 所示 表 / 图 3. 高速背板典型性能参数 测量 3.125Gbps 以上的高速背板, 主要通过高性能矢量网络分析仪来实现 N52XX 是典
型的高性能网络分析仪, 表 / 图 4 列举了 N5245A 网络分析仪的性能参数 表 / 图 4. N5245A 网络分析仪典型性能参数 对于高速背板测试来说, 最难最复杂的是校准 但是, 必须通过校准把测试电缆, 测试夹具等的误差去掉, 才能真正得出高速背板的性能参数, 才能确定高速背板是否满足规范或设计要求, 才能把测试得到的 S 参数作为模型以供仿真软件使用 为此, 配合网络分析仪硬件使用的物理层测试系统 PLTS 软件, 帮助我们解决了这个题 PLTS 软件不仅仅从时域, 频域等多角度测试高速背板的性能参数, 还能够建立自动测试流程, 快速验证测试结果是否满足规范或设计要求, 同时生成测试报告 除此外,PLTS 还支持各种校准技术, 以进行精确和快速的校准, 这是 PLTS 软件的关键价值之一 这些校准技术如图 5 所示 最简单的校准技术是端口延伸 (Port Extension) 和时域门 (Time Domain Gating), 次之是归一化 (Normalization) 和参考面校准 (Reference Plane Calibration), 但是这些校准技术不适合测试高速背板 由于高速背板是非同轴的环境, 适合的校准方法主要有三种 :TRL, 去嵌入,AFR( 自动夹具移除 ) 采用去嵌入的方法需要提供夹具的 S 参数文件, 这些 S 参数文件可通过仿真或测试获得, 但是测试不容易处理, 需要探针台, 代价太高昂, 所以一般通过仿真的方式提取测试夹具的 S 参数共去嵌入使用, 这样做难以保证精度 所以最常用的校准方法还是 TRL 和 AFR
图 5. PLTS 软件支持的校准技术 采用 TRL 校准技术的难点是设计校准件 为此,PLTS 软件能够提供了 TRL 校准件设计指南 这个设计指南提供一步步详细的指引, 帮助用户详细设计 TRL 校准夹具, 并且当用户的 TRL 校准夹具制造后, 验证制造的夹具是否满足要求 TRL 校准件采用的是松耦合的差分传输线, 如果考虑紧耦合, 需要移除测试夹具的两根差分线内的串扰, 在以前是一件非常困难的事情 PLTS 软件中的差分串扰校准指南能帮助用户一步步移除两根线间耦合所导致的测量误差 PLTS 软件最大的校准技术突破是创新了一种自动夹具移除 AFR 校准方法, 不仅仅校准件设计简单, 校准处理方便, 而且校准精度非常高 只要把两个夹具对接一下, 即可把夹具的影响去除 如果两端的测试夹具对称, 对接校准件设计比较简单, 只有把两根线连接一起即可 ; 如果两端的测试夹具不对称, 需要在对接校准件上设计两对差分走线, 每对是每个测试夹具差分走线长度的两倍即可 图 6. 自动夹具移除 AFR 校准的操作界面
供电网络 PDN 测量 对于云计算或其他高速数字电路和系统, 信号完整性仿真 设计和测试是关键点之一 ; 电源完整性仿真 设计和测试是另一个关键点, 而且相比信号完整性来说, 更复杂, 难度更大 快速而准确的仿真电源完整性至今仍然是一个待突破的课题 电源完整性分析对象主要是供电网络 PDN(Power Distribution Network) 以笔记本电脑为例,AC 到 DC 电源适配器供给计算机主板的是一个约 16V 的直流电源, 主板上的电源分配网络要把这个 16V 直流电源变成各种电压的直流电源 ( 如 :+-5V, +1.5V, +1.8V,+1.2V 等等 ), 给 CPU 供电, 给各个芯片供电 CPU 和 IC 用电量很大, 而且是动态耗电的, 瞬时电流可能很大, 也可能很小, 但是电压必须平稳 ( 即纹波和噪声必须较小 ), 以保持 CPU 和 IC 的正常工作 这都对 PDN 提出了苛刻的要求 要衡量 PDN 性能, 只用示波器测试 CPU 和 IC 管脚的电源纹波和噪声是不够的, 而且出现问题后也没有办法定位问题 要精确衡量 PDN 的性能, 需要测试 PDN 的输出阻抗 ( 随频率变化的阻抗 ) 和 PDN 的传输阻抗 ( 也是随频率变化的阻抗 ), 就像表征一个单端口网络或双端口网络一样去表征 PDN 这也要用到网络分析仪工具 用网络分析仪去测试 PDN, 有两大挑战 : 1. PDN 的输出阻抗和传输阻抗是豪欧级的, 想准确测试, 是一件比较困难的事情 2. PDN 工作时是带直流电压的, 即带偏置的, 需要网络分析仪有偏置测量的功能 用网络分析仪测试毫欧级的输出阻抗, 不能简单的用一端口测试方法, 因为阻抗太小, 反射太大 这时比较好的方法是用双端口测试方法, 如图 7 所示, 测试时用 S21 代替 S11 图 7. 用双端口方法测试 PDN 输出阻抗 假设探测试电缆电感约为 0,Z(DUT) 远小于 Zo(VNA 端口阻抗 ),PDN 输出阻抗的计算 公式如下 : Z(DUT)=Z11=S21*25(ohm) 用网络分析仪测试毫欧级的输出阻抗, 也是用双端口测试方法, 如图 8 所示
图 8. 用双端口方法测试 PDN 的传输阻抗 假设探测试电缆电感约为 0,Z11,Z21,Z22 远小于 Zo,PDN 传输阻抗的计算公式如下 : Z21=Z12=S21*25(ohm) 针对这种的特殊测量要求, 安捷伦的矢量网络分析仪 E5061B 推出了一个特殊的选件 3L5 帮助测试 PDN E5061B-3L5 可以在从 5 Hz 至 3 GHz 的率范围内提供常用的网络测量和分析功能, 功能全面的低频网络测量能力 ( 包括内置的 1 MΩ 输入 ) 都被完美地集成到这个高性能的射频网络分析仪之中 E5061B-3L5 的增益相位测试端口可以在从 5 Hz 到 30 MHz 的低频测量范围内直接把测试信号接入测量接收机 内置的 1 MΩ 输入使工程师能够使用测量探头轻松地对所测电路内的放大器和直流 - 直流转换器的控制环路的参数进行测量 接收机端口可以精确地测量放大器的 CMRR/PSRR 和 PDN 毫欧量级的输出阻抗, 并且消除了测量中接地环路引入的测量误差 E5061B-3L5 的内置的直流偏置源可以从仪表内部把最高可达 ±40 Vdc 的直流偏置电压叠加到从端口 1 或 LF OUT 端口上输出的交流信号上 此外, 如果在仪表的 S 参数测试端口上对被测器件进行测量时, 它还可以从 LF OUT 端口输出直流电压 20GHz 以上 SerDes 信号品质测量 SerDes 是 20GHz 以上数字系统中的关键器件, 一般被集成在 FPGA 或其他芯片内部 它的输出信号的信号品质关系到信号传输的距离, 互连系统可靠性等多个方面 虽然现在芯片内部集成了内部误码仪 ibert 等眼图扫描工具,SerDes 的信号品质测量仍然是必测项目 表 / 图 9 列出了 SerDes 信号品质测试内容和典型要求
表 / 图 9. SerDes 典型信号品质参数要求 抖动定义为信号的某特定时刻相对于其理想时间位置上的短期偏离 高速 SerDes 的信号 品质参数对抖动要求非常高, 不仅仅要关注总体抖动, 还需要关注抖动成分 抖动成分关系 图示如图 10 所示 图 10. 抖动成分关系图 随机抖动 RJ 是不能预测的定时噪声, 因为它没有可以识别的模式 典型的随机噪声实例是在无线电接收机调谐到没有活动的载频时听到的声音 尽管在理论上随机过程具有任意概率分布, 但我们假设随机抖动呈现高斯分布, 以建立抖动模型 这种假设的原因之一是, 在许多电路中, 随机噪声的主要来源是热噪声 ( 也称为 Johnson 噪声或散粒噪声 ), 而热噪声呈现高斯分布 另一个比较基础的原因是, 根据中心极限定理, 不管各个噪声源采用什么分布, 许多不相关的噪声源的合成效应该接近高斯分布 高斯分布也称为正态分布, 但它的一个最重要的特点是 : 对高斯变量, 它可以达到的峰值是无穷大, 所以用 RMS 值表征随机抖动 确定抖动 DJ 是可以重复的 可以预测的定时抖动 正因如此, 这个抖动的峰到峰值具有上下限, 在数量相对较少的观察基础上, 通常可以以高置信度观察或预测其边界 DDJ 和 PJ 根据抖动特点和根本成因进一步细分了这类抖动 影响确定性抖动的关键因素是互连通道
的损耗, 损耗产生码间干扰抖动 ISI 对于损耗可以用预加重和均衡的办法处理 总体抖动 TJ 是随机抖动 RJ 和确定性抖动 DJ 的卷积关系 对于高速 SerDes 和高速数字系统, 抖动都是第一重要参数, 有时眼图不满足要求, 系统仍然正常, 但是抖动不满足要求, 一般都会出问题 数字信号的眼图包含丰富的信息, 体现数字信号的整体特征, 能够很好的评估数字信号的整体品质 对于高速 SerDes 信号, 时钟是内嵌的, 这时候需要仪器从串行信号中恢复时钟, 以恢复的时钟为基准来形成眼图, 如图 11 所示 现代的宽带示波器一般提供多种时钟恢复方式供选择, 测试高速 SerDes 信号最常用的是 Golden PLL 方法, 要根据具体规范的 CDR 响应曲线选择一级或二级锁相环, 仔细设置时钟恢复参数 图 11. 高速 SerDes 信号眼图的形成高速 SerDes 信号由发射端通过传输介质或通道 ( 如 : 背板 电缆 电路板 ) 向接收端发送 当信号速率增加时, 信号所经过的通道或传输介质产生衰减, 使信号在接收端出现失真, 从而导致眼图部分或完全闭合, 使接收端无法正确提取或恢复时钟 / 数据 为了使眼图重新张开, 必须正确提取或恢复时钟和数据, 均衡技术就是为解决这一问题而存在的 在图 12 中可以看到, 一个张开 清晰的眼图由发射端出发, 经过通道进行传送时, 通道带来的随机噪声 串扰和符码间干扰 (ISI) 使信号发生失真, 导致眼图闭合 随后, 使用均衡技术校正补偿 ISI 带来的误差, 使眼图得以部分张开 图 12. 高速串行信号传输中的均衡 对于 20GHz 以上的高速 SerDes 信号品质测量, 必须运用均衡技术, 一般采用 CTLE 均衡, 在均衡之后再进行眼图和波形参数的测量 90000Q 和 86100D 宽带示波器内置多种均衡算法, 可根据需要设置均衡参数或自动设置均衡参数, 满足各种信号的测量要求 90000Q 和 86100D 示波器是测试高速 SerDes 信号品质的工具, 它们的性能指标列举如表 / 图 13 所示
表 / 图 13. 90000Q 和 86100D 典型性能指标 工业标准总线标准一致性测量 云计算设备使用了各种工业标准总线, 对这些工业标准总线进行规范一致性测量是确保 系统工作稳定和可靠的关键点之一 表 / 图 14 分类列举了几类工业标准总线, 及其规范要求 的测试参数
表 / 图 14. 各类工业标准总线及其规范要求的测试参数 测试这些工业标准总线, 完整和可靠的测试方案是非常重要的 完整的测试方案不仅仅保证测试准确度, 还可以大量节省测试时间, 提高工作效率 工业标准总线完整的测试方案一般包括几个部分 : 测试夹具, 探头和附件, 自动测试软件, 测试仪器 自动测试软件可以控制多种仪器, 自动测试规范要求的参数, 自动判断结果 PASS 还是 FAIL, 自动生成测试报告 图 15 是 10Gbase-T 测试的系统连接图 10Gbase-T 的输出跌落 / 定时抖动 / 时钟频率要求用实时示波器测试 ; 线性度 / 功率谱密度 PSD/ 功率电平要求用频谱分析仪测试 ; 回波损耗要求用网络分析仪测试 没有自动测试软件, 测试是异常困难和耗时的工作
图 15. 10Gbase-T 自动化测试系统连接图 3mv(PP) 电源纹波测量 10Gbps 及以上的 SerDes 要求给其供电的 PDN 的电源纹波低于 3mv(PP), 这个要求非常高 测试电源纹波的仪器是示波器, 但是要测试出 3mv(PP) 的电源纹波, 必须用低噪声, 高精度的示波器 90000A 示波器已经在多个用户处做过测试而被证明是满足要求的示波器, 市场上同类产品却不能满足要求, 原因有二点 : 其一,90000A 独特的封闭式模拟前端设计保证低噪声和高测试一致性 ; 其二,90000A 支持满足要求的带通滤波能力 纹波要求的测试带宽是 10KHz 到 20MHz,90000A 内置低通和高通滤波器, 组合产生带通滤波器, 满足测试要求 90000A 示波器的模拟前端设计颇具特色, 如图 16 所示 这个模拟前端是一个多模芯片, 电子衰减器, 放大器, 触发器被裸封到法拉第屏蔽箱箱体里, 与外界隔绝, 保证了低噪声和高可靠 图 16. 90000A 示波器的模拟前端多模芯片设计
50fs 时钟抖动测量 超过 10Gbps 的 SerDes 对参考时钟的要求异常苛刻, 要求参考时钟的抖动低于 100fs, 甚至达到 50fs 的数量级 传统使用示波器的测试方法已经不能满足要求, 因为示波器自身的抖动测量本底已经超过 100fs 数量级 所以测量低于 100fs 抖动需要采用更高精度的仪器, 信号源分析仪或相噪分析仪是一个非常好的选择 E5052B 信号源分析仪是测量晶振 PLL 时钟电路 相位噪声的常用仪器, 内部采用独特的设计方法使得测量精度达到 50fs 数量级, 原理框图如图 17 所示 信号源分析仪采用相参接收机的方法降低仪器的本底噪声 信号进入仪器内部, 分为两路, 每路先用超低相噪本振进行混频, 然后通过低通滤波器和放大器后用高精度 ADC 进行数据采集, 采集后由 FPGA 进行 FFT 和相关运算处理, 以去除仪器混频器 / 放大器 /ADC 等所带来的噪声 因为噪声是随机分布的, 而信号是固定的, 所以相关运算处理可以去除噪声, 而且相关运算次数越多, 测试精度越高, 不过测试速度也会相应的变慢 图 17. 信号源分析 E5052B 原理框图 E5052B 信号源分析仪特别设计了一个软件 E5001A SSA-J, 专门应对高精度时钟抖动测量 的要求, 帮助使用者快速测量和分析抖动, 而不需要自己动手把相噪曲线转换成时域抖动数 值 功率谱 / 功率电平 / 串扰等测量 对于象 10Gbase-T 这样的高速接口总线, 功率谱 / 功率电平测试是非常重要的测试项目, 而因为示波器自身接收灵敏度和动态范围的限制, 必须用更高精度的仪器来进行这些频域参数的测量 另外, 对一些串扰和辐射的测量和定位也需要高接收灵敏度和大动态范围的仪器 所以频谱分析仪在高速数字领域的应用变得越来越广泛, 以 PXA N9030A 为例, 表 / 图 18 列出了关键指标 从这些指标可以看出, 比示波器高出几个数量级, 可满足越来越多的高速数字系统, 特别是 20GHz 以上数字系统的测量需要
表 / 图 18. PXA 频谱分析仪关键指标和规范值 总结 设计一个高性能和高可靠的云计算设备是非常复杂的一件研发工作, 特别是现在要求信号速率超过 20GHz 的时候 电子测量的重要性超越了先前电子系统, 因为每个测量参数的要求都达到了异常苛刻的程度 为此, 我们需要使用各种专业的电子测量仪器来进行仔细测量和分析, 而不能象先前一样, 只是用一台示波器完成几乎所有的工作 于此, 多种仪器派上了用场, 高性能宽带示波器, 高频矢量网络分析仪, 低频网络阻抗分析仪, 信号源相噪分析仪, 高性能频谱分析仪等射频微波领域的仪器可以发挥性能优势, 用于数字领域测量 对研发工程师的要求也逐步提高, 不仅仅要掌握时域测量技术和示波器使用, 还需要掌握频域测量技术和射频微波仪器的使用