POWER MOSFET與IGBT之基礎知識

POWER MOSFET 與 IGBT 之 基 礎 知 識 今 天,POWER MOSFET(POWER METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR: 大 功 率 金 屬 氧 化 物 半 導 體 場 效 電 晶 體 ) 已 成 為 大 功 率 元 件 (POWER DEVICE) 的 主 流, 在 市 場 上 居 於 主 導 地 位 以 電 腦 為 首 之 電 子 裝 置 對 輕 薄 短 小 化 以 及 高 機 能 化 的 要 求 帶 動 POWER MOSFET 的 發 展, 此 一 趨 勢 方 興 未 艾, 技 術 之 進 步 永 無 止 境 在 龐 大 電 腦 市 場 支 撐 之 下,IC 開 發 技 術 人 員 在 大 功 率 元 件 採 用 單 晶 IC(MONOLITHIC) 技 術 方 面 促 成 了 MOS 系 大 功 率 元 件 的 突 破 尤 其 是 低 耐 壓 大 功 率 MOSFET, 隨 者 其 母 體 MOS IC 之 集 積 度 的 提 高 而 性 能 大 增 ( 雙 極 電 晶 體 BIPOLAR TRANSISTOR 無 法 達 到 ) 大 功 率 MOSFET 的 動 作 原 理 十 分 容 易 了 解, 適 合 於 驅 動 電 路 及 保 護 電 路 等 製 成 IC 大 功 率 元 件 (POWER DEVICE) 不 可 避 免 地 會 發 熱, 在 此 情 況 下,POWER MOSFET 的 MOS(METAL OXIDE SEMICONDUCTOR) 系 閘 極 (GATE) 四 周 圍 繞 的 絕 緣 膜 ( 材 質 通 常 為 SiO2) 的 品 質 決 定 其 特 性 及 可 靠 度 在 元 件 技 術 及 應 用 技 術 確 立 之 時 期, 開 發 完 成 AVALANCHE FET 並 付 諸 生 產, 此 種 元 件 即 使 是 在 崩 潰 (AVALANCHE) 之 情 況 下 也 不 會 發 生 破 壞 之 後, 大 功 率 MOSFET(POWER MOSFET) 剩 下 的 未 解 決 課 題 是 高 耐 壓 化,1998 年 在 市 場 嶄 露 頭 角 的 COOL MOS 將 業 界 水 準 一 舉 提 高 至 相 當 高 的 層 次 AVALANCHE FET 及 COOL MOS 可 以 說 是 確 定 MOS 系 大 功 率 元 件 之 評 價 的 兩 大 支 柱 在 當 初,IGBT(INSULATED GATE BIPOLAR TRANSISTOR) 期 待 只 將 NCH POWER MOSFET 的 基 片 (SUBSTRATE) 的 極 性 從 n 型 變 更 成 p 型 就 能 夠 實 現 高 耐 壓 大 電 流 元 件, 但 是,IGBT 在 本 質 上 為 雙 及 元 件 (BIPOLAR DEVICE), 對 於 單 及 元 件 (UNIPOLAR DEVICE)POWER MOSFET 世 代 的 技 術 人 員 而 言 較 為 難 以 了 解 近 年 來, 雙 極 電 晶 體 (BIPOLAR TRANSISTOR) 的 基 礎 知 識 以 及 以 往 所 累 積 的 寶 貴 經 驗 重 新 受 到 重 視, 這 是 有 趣 的 現 象 ( 本 來, 電 子 之 技 術 革 新 有 全 盤 推 翻 以 往 所 有 技 術 的 趨 勢 ) 進 入 1990 年 代 後,POWER MOSFET 及 IGBT 等 MOS 系 元 件 取 雙 極 系 元 件 (SCR 閘 流 體 BJT 雙 極 接 合 型 電 晶 體 ) 之 地 位 而 代 之, 如 今 已 成 為 大 功 率 元 件 (POWER DEVICE) 之 主 流, 其 主 要 原 因 是,MOS 系 積 體 電 路 如 今 已 成 為 IC 的 主 流 了 隨 著 手 提 型 計 算 器 及 電 腦 等 之 迅 速 普 及, 為 了 節 省 消 耗 功 率 而 延 長 電 池 之 使 用 時 間, 性 能 稍 差 但 省 電 的 MOS IC 頓 時 成 為 時 代 之 寵 兒 同 時, 導 入 先 進 之 IC 微 細 加 工 技 術 之 後 使 得 大 功 率 元 件 之 性 能 大 幅 提 高 代 表 性 之 數 位 IC 的 特 徵 製 造 技 術 數 位 IC 積 極 度 * 能 源 節 約 動 作 速 度 ** 低 電 壓 化 TTL 50 1~20m 1.5~10 5 BIPOLAR I²L 300 100μ 15 1 MOS CMOS 200 2.5μ 5~10 3 *5μrule 之 場 合 GATE/mm² W n 秒 V ** 傳 輸 延 遲 時 間 POWER MOSFET 之 特 徵 第 一 個 進 入 市 場 的 MOS 系 大 功 率 元 件 是 POWER MOSFET, 當 初 之 高 耐 壓 MOSFET 的 功 率 損 失 (POWER LOSS) 很 大, 而 且, 驅 動 方 法 與 以 往 不 同, 因 而 為 電 路 設 計 老 手 所 排 斥 不 過, 其 高 頻 特 性

十 分 優 秀, 不 易 破 壞 在 低 電 源 電 壓 下 動 作 時 之 功 率 損 失 (POWER LOSS) 遠 低 於 以 往 之 元 件, 因 此, 發 揮 其 優 點 的 應 用 技 術 逐 漸 普 及, 以 緩 慢 而 穩 定 的 速 度 擴 展 市 場 尤 其 是 隨 著 使 用 電 池 電 源 之 攜 帶 型 電 子 機 器 的 迅 速 發 展,POWER MOSFET 扮 演 著 十 分 重 要 的 角 色 POWER MOSFET 的 弱 點 是 高 耐 壓 化 後 之 功 率 損 失 激 增 使 用 市 電 AC 電 源 之 電 子 裝 置 所 使 用 的 POWER MOSFET 的 耐 壓 必 須 高 達 500~1000V 左 右, 在 此 高 壓 領 域 内, 在 動 作 原 理 上, 其 功 率 損 失 較 雙 極 (BIPOLAR) 系 大 功 率 元 件 為 大 如 果 將 元 件 之 晶 片 尺 寸 (CHIP SIZE) 加 大 時 能 夠 降 低 功 率 損 失, 但 是 會 增 加 成 本 ( 在 比 較 元 件 之 電 氣 性 能 及 價 格 時 以 相 同 大 小 之 晶 片 的 條 件 作 比 較 ) IGBT 之 特 徵 和 POWER MOSFET 的 比 較,IGBT(INSULATED GATE BIPOLAR TRANSISTOR) 在 耐 壓 600V 以 上 之 領 域 的 功 率 損 失 相 當 低 IGBT 的 輸 出 部 分 屬 於 雙 極 元 件, 具 有 以 往 之 雙 極 電 晶 體 (BJT:BIPOLAR JUNCTION TRANSISTOR) 的 優 點 與 缺 點, 雖 然 可 以 藉 IC 之 設 計 技 術 提 高 BJT 之 性 能, 但 是, 無 法 根 本 解 決 BJT 的 電 荷 存 儲 時 件 (STORAGE TIME) 問 題 (BJT 在 OFF 時 需 耗 費 較 長 時 間 ), 因 此, 在 需 要 作 高 速 開 關 動 作 (HIGH SPEED SWITCHING) 之 領 域 較 不 適 合 使 用 IGBT, 但 是, 在 使 用 AC 市 電 驅 動 之 場 合 ( 例 如 驅 動 馬 達 等 之 場 合 ), 在 高 電 壓 大 功 率 之 應 用 領 域 内 使 用 IGBT 的 效 率 遠 較 POWER MOSFET 為 高 分 立 型 半 導 體 元 件 (DISCRETE SEMICONDUCTOR) 將 來 生 存 之 必 需 條 件 是 必 須 能 夠 以 和 製 作 IC 相 同 的 設 備 來 製 造 (IC 之 生 產 量 為 大 功 率 元 件 的 10 倍 以 上 ), 而 POWER MOSFET 以 及 IGBT 均 具 備 此 條 件 MOS 系 大 功 率 元 件 之 分 類 大 功 率 元 件 (POWER DEVICE) 可 依 以 下 數 點 加 以 分 類 :1 動 作 原 理 2 使 用 目 的 3 元 件 材 料 之 種 類 4 截 面 形 狀 5 元 件 基 片 材 料 (SUBSTRATE MATERIAL) 之 極 性 以 及 外 加 電 極 性 6 容 許 消 耗 功 率 及 外 殼 封 裝 此 外 對 於 POWER MOSFET 加 以 細 分 追 加 以 下 數 項 分 類 :7 表 面 形 狀 8 偏 壓 (BIAS) 之 方 法 9 閘 極 (GATE) 構 造 10 元 件 内 部 之 電 流 流 動 方 式 依 動 作 原 理 而 分 類

傳 輸 電 流 之 媒 體 有 兩 種, 一 種 是 以 一 種 載 子 (CARRIER) 傳 輸 電 流 的 媒 體, 稱 為 單 極 元 件 (UNIPOLAR ELEMENT); 另 外 一 種 是 以 二 種 載 子 傳 輸 電 流 的 媒 體, 稱 為 雙 極 元 件 (BIPOLAR ELEMENT) 前 者 之 具 體 實 例 為 FET(FIELD EFFECT TRANSISTOR), 後 者 則 有 BJT(BI JUNCTION TRANSISTOR) 及 SCR (SILICON CONTROLLED RECTIFIER) 等 如 圖 所 示 為 這 些 大 功 率 元 件 的 構 造 簡 圖 這 些 元 件 均 有 3 個 端 子, 在 元 件 内 部 有 2~3 個 PN 接 合 存 在 FET 和 BJT 内 部 的 PN 接 合 十 分 相 似 ( 不 過,FET 為 縱 向 接 合,BJT 則 為 橫 向 接 合 ), 不 過, 兩 者 之 動 作 原 理 完 全 不 同,FET 自 始 就 只 有 一 個 通 道 (CHANNEL) 存 在, 換 句 話 說, 洩 極 (DRANIN) 和 源 極 (SOURCE) 間 處 於 導 通 狀 態 反 之 BJT 之 場 合, 在 射 極 (EMITTER) 和 集 極 (COLLECTOR) 之 間 至 少 有 一 個 逆 方 向 PN 接 合 二 極 體 存 在, 此 逆 向 二 極 體 將 電 流 予 以 阻 絕 SCR 由 二 個 BJT 構 成,SCR 顧 名 思 意 為 整 流 器, 電 流 僅 從 陽 極 往 陰 極 方 向 作 單 向 流 通 如 果 利 用 SCR 來 直 接 控 制 正 負 變 化 之 交 流 時, 所 能 控 制 之 範 圍 為 0~50% 將 兩 個 SCR 作 反 向 並 聯 連 接 以 擴 大 控 制 範 圍, 這 就 是 TRIAC 電 流 能 夠 雙 方 向 流 通 ( 如 圖 示 ) POWER MOSFET 與 IGBT 之 關 係 IGBT(INSULATED GATE BIPOLAR TRANSISTOR) 乃 是 MOSFET 與 BJT 的 複 合 元 件 MOSFET 與 SCR 之 複 合 元 件 稱 為 MCT(MOS CONTROLLED THYRISTOR), 如 表 所 示 為 各 種 大 功 率 元 件 的 動 作 速 度 與 電 流 密 度 的 比 較 和 單 極 元 件 POWER MOSFET 比 較, 雙 極 元 件 IGBT 及 MCT 能 夠 藉 傳 導 度 調 變 提 高 電 流 密 度 但 是, 提 高 電 流 密 度 之 後 難 以 令 其 OFF(TURN OFF), 於 是, 電 流 密 度 較 IGBT 為 高 的 MCT 的 OFF 速 度 更 慢 不 過, 雙 極 元 件 的 ON 速 度 和 MOSFET 並 無 太 大 差 異 大 功 率 元 件 之 動 作 速 度 及 電 流 密 度 電 流 密 度 * 動 作 時 間 ( 秒 ) MOS 化 後 FET 1 50n POWER MOSFET BJT 4~5 1μ IGBT SCR ~15 20μ MCT**

* 耐 壓 500V 之 場 合 的 相 對 比 較 ** 深 受 期 待 但 未 能 在 市 場 立 足 接 合 型 FET 與 MOS 型 FET 因 閘 極 構 造 之 不 同,FET 可 分 為 接 合 型 與 MOS 型 兩 大 類 接 合 型 FET 的 閘 極 藉 PN 接 合 與 源 極 洩 極 分 離 在 PN 接 合 界 面 之 處 經 常 形 成 一 種 稱 為 空 乏 層 (DEPLETION LAYER) 的 絕 緣 領 域, 空 乏 層 之 厚 度 隨 著 施 加 於 接 合 上 之 電 壓 的 極 性 及 大 小 兒 增 減 變 化 MOS 型 FET 之 場 合, 閘 極 與 源 極 及 洩 極 之 間 隔 著 SiO2 等 之 絕 緣 膜 兒 完 全 分 離 在 穩 定 狀 態 下, 流 過 閘 極 絕 緣 膜 之 電 流 很 小, 只 有 1nA 左 右 使 用 時 之 注 意 事 項 MOS 系 元 件 在 使 用 時 必 須 注 意 避 免 遭 受 靜 電 破 壞 ( 雙 極 系 元 件 較 無 此 項 顧 慮 ) (a) 包 裝 與 搬 運 採 取 妥 善 之 包 裝 方 式 以 免 搬 運 MOSFET 之 時 在 閘 極 源 極 間 產 生 靜 電 如 果 是 塑 膠 封 裝 (PLASTIC PACKAGE) 之 MOSFET 的 場 合, 只 要 將 其 裝 入 導 電 性 袋 子 内 即 可 如 果 是 金 屬 封 裝 之 場 合, 必 須 使 用 導 電 性 托 盤 (TRAY), 並 注 意 引 線 端 子 不 要 接 觸 到 非 導 電 部 不 使 用 時 不 要 打 開 MOSFET 之 包 裝 作 業 人 員 之 人 體 及 衣 服 必 須 接 地 以 洩 放 所 帶 之 靜 電 拿 取 MOSFET 時 抓 外 殻 封 裝 本 體, 不 可 接 觸 其 引 線 端 子 作 試 驗 或 組 裝 時 所 用 之 裝 置 一 定 要 接 地 (b) 作 業 環 境 在 原 理 上, 能 夠 對 整 個 作 業 環 境 實 施 靜 電 防 止 措 施, 不 過, 針 對 各 個 作 業 台 分 別 實 施 靜 電 對 策 較 為 合 理, 此 時, 必 須 遵 守 的 一 般 原 則 如 下 : 令 桌 面 帶 有 中 度 之 導 電 性, 並 予 以 接 地 令 地 板 亦 同 樣 地 帶 有 中 度 之 導 電 性, 並 予 以 接 地 人 體 亦 須 接 地 (c) 相 對 濕 度 濕 度 越 高 越 容 易 洩 放 靜 電 ( 靜 電 之 漏 電 越 大 ), 因 此, 作 業 環 境 之 相 對 濕 度 必 須 保 持 在 50% 以 上 當 相 對 濕 度 超 過 70% 時, 幾 乎 完 全 不 會 產 生 靜 電 (d) 作 業 人 員 之 指 導 特 別 是 整 個 作 業 環 境 未 實 施 靜 電 防 止 對 於 策 之 場 合, 對 於 作 業 人 員 之 注 意 事 項 也 各 有 不 同, 必 須 定 期 地 徹 底 指 導 各 作 業 人 員 主 要 項 目 如 下 : 作 業 服 裝 之 穿 戴 接 地 睕 帶 之 佩 帶 在 打 開 包 裝 取 零 件 時 必 須 先 將 人 體 予 以 接 地 放 電 僅 可 在 已 經 經 由 電 阻 接 地 之 場 所 作 業 區 別 可 能 帶 電 的 物 品 ( 黏 貼 帶 橡 皮 蓋 塑 膠 膜 ) 區 別 已 實 施 靜 電 防 止 之 場 所 及 未 實 施 之 場 所 (e) 測 試 電 路 内 之 保 護 對 策 測 試 裝 置 一 定 要 接 地

在 將 受 測 元 件 架 上 測 試 裝 置 之 前 必 須 先 將 試 驗 電 壓 歸 零 使 用 特 性 曲 線 瞄 繪 儀 (CURVE TRACER) 時, 為 了 防 止 寄 生 振 盪, 在 受 測 MOSFET 之 閘 極 上 串 聯 100Ω 以 上 之 電 阻 在 測 試 MOSFET 時, 所 有 之 端 子 均 必 須 配 線 ( 不 可 任 其 開 路 ) 在 改 變 測 試 條 件 時, 必 須 先 將 外 加 電 壓 及 電 流 歸 零