ORCAD与PADS同步方法

ORCAD 与 PADS 同步方法 现在电子行业比较流行用 Orcad 做原理图, 用 PADS Layout 作 PCB Layout 作 PCB Layout Orcad 作的原理图比较美观, 且便于导出不同的 PCB Layout 工具软件的网络表, 这一点很受欢迎 PADS 操作方便, 功能强大, 以下以 Orcad10.3 和 PADS2007 作说明, 两者是如何同步的 1: 原理图规范化 : 元器件编号命名前缀 : 电阻 :R, 排阻 :RN 电容 :C, 电解电容 :EC 电感 :L, 磁珠 : FB, 芯片 :U, 模块 :MOD 或 U, 晶振 :Y 或 X, 三极管和 MOS 管 :Q 或 T, 二极管 : D, 整流二极管 :ZD, 发光二极管 :LED 连接器 :CON 跳线 :J 开关 :K 或 SW 电池 :BAT 特别注意的是同一种元件参数和 PCB 的指定 : 我们经常看到一些客户对同一种元件有参数和 PCB 有指定不一的情况, 特别是从其它原理图中复制过来的时候, 比如说封装为 0603 的 0.1uF 的电容, 不少客户对参数 (Value) 的指定五花八门, 如 104,104P,100n,100nF,0.1uF,0.1u, 或再加电压如 50V 等, 另外就是 PCB 的封装指定也不一致, 如 0603,C0603,C-0603 等 同一种元件的参数和 PCB 不一致, 这样比较混乱, 十分不规范 对于同一种元件, 如封装, 参数都是一样时, 应该把参数和 PCB 统一起来 这对后面的 BOM 整理等也是十分有帮助 其它元件指定 Value 或 PCB 封装时类似, 如电解电容, 也经常有 220u,220uF 等 对于同一个 Value 的元件, 可能有电流, 电压等不同, 这要根据实际的情况, 在 Value 加以说明, 如 220uF 的电解电容, 对不同的应用, 就有不同的电压要求, 如 6.3V,10V,16V,50V 等不同的要求, 在 Value 中加上, 如 220uF/16V 说明一下, 部分元件的 Value 可能一样, 但 PCB 封装不一样, 如 10R 的电阻, 一般是用 0603 的比较多, 但用在 LED 背光限流时, 一般就要用 0805 的了, 这时 Value 也要统一, 但 PCB 就有 0603 和 0805 的分别了, 这样导出 BOM 时, 也是可以分得清清楚楚的 其它的原理图的规范页间连接符等, 可以参考另外的资料 网上比较多这方面的资料 2:Orcad 指定封装和元件参数 : 要注意的是, 由于 PADS 不支持 Value 和 PCB Fooprint 有空格, 我们在指定 Value 和 PCB Footprint 时, 不能加入空格 比如有些电阻, 我们要用 1% 精度的, 一般人习惯 10K 1% 表示, 中间多了个空格, 在 Pads 导入网络表时会出错, 我们可以用 1K/1% 来标示 我们要指定的封装是 PADS Library 里面的 Parts 而不是 Decals, 如果是 Decals 的话, 会在 PCB 导入网络表时出现找不到元件的问题 点击要指定封装的元件, 双击或快捷键 Crtl+E, 在对话框中找到 PCB Footprint, 手工输入元件封装如 R0603,TSSOP48 等 在 Orcad 中比较容易出现的问题是, 无法顺利生成网络表, 有如下原因, 原理图中有元件重号, 或部分元件的 Part referane 丢失, 这种问题在复制时比较容易遇到 如下就是无法顺利生成网络表出现的对话框

点击切换到 Projcet Manager 模式, 切换到 Hierarchy 一看, 一个元件的 Part Reference 丢了, 双击这个元件, 再分配一个位号就是了 另外就是重号的 问题, 也是在 Project Manager 模式下, 切换到 Hierarchy, 看看位号都到哪了, 哪个没有用就 分配就可以了 3: 原理图检查 : ORCAD 做完原理图后,Project Maneger, 点击, 弹出对话框检查有没有错误, 如果 没有错误, 一般是重号或网络没有连接好 如下面的提示就是一个网络没有页间连接符时出现的问题, 我们把这个网络连好就没有问题的了 WARNING [DRC0006] Net has fewer than two connections ANT-POW-ON: 00_Jupiter System Block, 02.MSD100AL_256_IC (15.90, 3.00) 则点击切换到 Projcet Manager 模式, 点 (Create Netlist) 就可以生成网络

检查有没有错误, 如果没有错误, 则点击切换到 Projcet Manager 模式, 点 (Create Netlist) 就可以生成网络 则出现如下菜单 在这个菜单选项中, 点 Other, 在 Formatters 选 pads2k.dll, 在 Combined property string 中 手工加上,{Value}, 注意逗号为英文逗号,Value 的大小写, 这一点在做样板贴片时特别有 用, 以后会作说明 另外, 部分版本的 OACAR 默认的网络名的后缀名为 net, 请改为 ASC 4:PADS Layout 导入新的 ASC 网络 : 生成网络表后, 在 Pads 中如下操作 : 点击菜单 Files/Import... 导入网络导入, 然后保存, 关闭这个文件 5: 打开原来的 PCB 文件, 点击如下如下菜单 :

选中 Compare /ECO 菜单, 会弹出如下菜单选项

在 Documents 中选择如下,Original Design to Compare and Update 下, 勾选 Use Current PCB Design,New Design with Changes 则点 Browse 选中刚才导好网络后保存的 PCB, 在 Output Options 中勾选 Generate Differences Report 和 Generate ECO File 在 Comparison 中选择如下 : 这样设置后, 就可以点 Run 进行比较了, 如果有不同的话, 会弹出如下对话框 点击 Show Report 可以查看有什么不同, 哪些地方有更改 ( 限于篇幅, 摘录部分 ), Layout.rep 如本例中删除了两个元件 OLD DESIGN NEW DESIGN Ref-des Part-type:Decal Ref-des Part-type:Decal CN11 FPCX30-0.5MM <none>

CN9 FPCX30-0.5MM <none> 则相应地, 也删除了如下 CN11 和 CN9 元件脚的网络 UNMATCHED NET PINS IN OLD DESIGN -------------------------------- AUDIO_GND CN11.1 CN11.10 CN9.16 CN9.23 CN11.29 CN9.30 CN9.31 CN9.32 CN9.6 CN9.7 CN11.9 D_B0 CN11.20 D_B1 CN11.19 D_B2 CN11.18 D_B3 CN11.17 D_B4 CN11.16 D_B5 CN11.15 D_B6 CN11.13 文件 DPF8021230(V2.0).eco 则是修改的内容 ( 限于篇幅, 摘录部分 ) *DELPIN* CN11.1 AUDIO_GND CN11.10 AUDIO_GND CN11.11 D_CLK CN11.12 PNL+VDD CN9.1 D_B7 CN9.10 PNL_VGL CN9.11 D_VGH CN9.12 PNL_VGH DELPART* CN11 FPCX30-0.5MM CN9 FPCX30-0.5MM 部分的元件参数有更改, 如下 : *SET_ATTRIBUTE* PART C2 "Value" 2.2UF *SET_ATTRIBUTE* PART C25 "Value" 2.2UF *SET_ATTRIBUTE* PART C43 "Value" 2.2UF *SET_ATTRIBUTE* PART C85 "Value" 2.2UF *SET_ATTRIBUTE* PART C93 "Value" NC/1UF 这样已经比较好两个文件了, 我们删除了两个元件, 改了部分的元件参数, 下一步就 是导入 ECO 文件了 6: 点击菜单

弹出对话框, 在文件类型中选择 ECO Files (*.ECO) 查找到并选中刚才生成的 ECO 文件就可以了

以上是原理图中修改后, 怎样在 Pads 导入更新同步的过程 另外说明一下, 原理图一定要和 PCB 对应, 一般而论, 调试 PCBA 时, 看原理图要比查 PCB 要愉快得多 我们只要保证原理图正确, 原理图和 PCB 封装及实物一一对应, 调试起来也是得心应手的, 毕竟原理图一目了然, 而查找 PCB 要费劲得多 最后, 一般地, 在焊板时有个技巧, 点击右键, 弹出菜单 点 Find, 在弹出的对话框中如下选择 其中对话框如图设置, 就可以把这个参数的元件高亮显示, 这样焊板比较好找位置, 也无需作贴片 图一个一个元件找位置, 也不用对着 BOM, 如下, 选中 0.1UF 电容的元件全部高亮, 是不是很爽?

当然, 这种情况下, 要求原理图和 PCB 对应, 且导网络时选中 {PCB Footprint},{Value}, 在 Compare ECO tools 选择正确, 否则会贴错料 顺便说下 Orcad 导 BOM 的一些技巧, 在 Project Manager 模式下, 点击弹出如下对话框, 在 Header 对话框中加上 \tpcb Footprint, Combined property string 中加上 \t{pcb Footprint}, 再选中 Open in Excel, 就可以在 Excel 中打开了, 方便后期整理 BOM

最后, 简单说一下 SDRAM 和 DDR 走等长线的问题, 很多人说等长线只能在 Pads router 里面走 用 ROUTER 走是一种方法, 走得比较好的还是手工走线 如下图是一条 SDRAM 的 DATA 线的简单示范, 在走线的过程中, 按右键弹出菜单 : 选中 Add Arc( 加园弧 ), 如下面走线, : 为走线规范和美观起见, 我们可以设定走线的步长, 如 2mil 等, 具体以实际的为准, 这样走出的线不会很凌乱, 间隔也比较一致 当然也可以用 45 度的线走, 只是用园弧走线在后面处理时比较方便, 特别是调整长度时 走好的线如下图 :

大体走好后, 我们要看看是否等长, 选中网络, 按无模式命令 QL 就可以量长度了, 如下 : Net length of signal SR_DQ2 is: Top: 1551.27 mils totals (mils): unrouted 0 (+) routed 1551.27 (=) 1551.27 对于等长走线, 慢慢地熟练就可以了 且 SDRAM 和 DDR 部分, 要优先走 CLOCK 的网络, 上面串的电阻等尽量靠近主控包地, 园弧处理, 不要打过孔 ( 你不想到后面过 EMI 时受到痛苦的折磨吧 ) 我们所说的等长是有条件的, 不是说要求绝对等长一点误差也没有, 都是有一个精度要求, 如 50mil 等, 具体根据 SDRAM 或 DDR 的速度可以算一下 如果中间串电阻的话, 以电阻两端的长度相加在等长的误差要求内就可以了 如下面的电路图 : A-MDATA4 RP6 A-MDATA3 A-MDATA1 A-MDATA6 A-MDATA11 RP7 A-MDATA12 A-MDATA9 A-MDATA14 8 6 4 2 56R 7 5 3 1 56R 7 5 3 1 8 6 4 2 DDR2_DQ4 DDR2_DQ3 DDR2_DQ1 DDR2_DQ6 DDR2_DQ11 DDR2_DQ12 DDR2_DQ9 DDR2_DQ14 要求 A-MDATA4 加 DDR2_DQ4 长度和 A-MDATA3 加 DDR2_DQ3 长度在误差范围 内就可以了 对于一些调整的 DDR, 一般不建议自己走线, 而是直接把上游厂家给过来的 DDR 部分复用就好了 这些对 DDR 走线有严格的要求, 走线不合理会导致系统跑不起来

最后是对于 PADS2005.2 以上的版本,PADS Logic 可以直接打开 ORCAD 的原理图, 如下图, 在弹出的对话框中的文件类型选择 OrCAD Schematic Files(*.dsn) 就可以了 这样查找元件或布局时比较有用 打开原理图后, 用法就和 PADS Logic 和 PADS Layout 一样了 后记 : 这不是一份关于电路分析的教程, 在这里, 只是简单的介绍一下 ORCAD 和 PADS 同步的方法, 以及本人在使用 Orcad 和 Pads Layout 中的一些技巧, 也希望对大家有所帮助, 那也算是写这份说明的最大意义了 但是, 在实际工作中, 我们也遇到不少工程师的电路基础不是太好 个人感觉, 作为电子工程师, 必要的电路基础还是要掌握的 事实上, 很多人对最基本的三极管放大电路也不是很了解, 电路到底怎样工作完全并不清楚 但是, 正是三极管等基本电路构成了现在 IC 的基础, 在 IC 内部, 最基本的也是三极管或 MOS 管等构成 尽管 IC 的集成度越来越高, 但分立元件并没有消失, 还是在电路中发挥了相当大的作用 比如三极管非门, 相当的简单易用, 也比用 IC 的便宜多了 作为工程师, 起码的三极管和 MOS 管的放大或开关应用,DC~DC,OP 运算放大器等, 还是必要掌握的, 这类电路, 几乎在所有的电子产品都会有这样的电路 能看懂电路, 分析电路, 遇到问题时能定性定量分析, 再解决 但这不是我所能完成的任务, 如果你有兴趣和我讨论的, 我也是欢迎 下面介绍两本书, 个人感觉还是很有用的 一般书店有卖, 当然也可以在当当网上书店买, 一般比书店便宜 晶体管电路设计 ( 上 ) 放大电路的实验解析 作者 ( 日 ) 铃木雅臣 译者 周南生

丛书名 实用电子电路设计丛书 出版社 科学出版社 书号 7030133080 出版日期 2004 年 9 月 开本 B5 页码 269 版次 1-1 晶体管电路设计 ( 下 ) FET/ 功率 MOS 开关电路的实验解析 作者 ( 日 ) 铃木雅臣 译者 彭军 丛书名 实用电子电路设计丛书 出版社 科学出版社 书号 7030132783 出版日期 2004 年 9 月 开本 B5 页码 305 版次 1-1