《微机接口技术》总复习题.doc

Transcription

1 计算机接口技术 复习题 第 1 部分概述 本章知识 : 1 微机接口应具备哪些功能? 功能 : 信号转换 提供信号转换的应答信号 外部设备的寻址功能 数据缓冲功能 中断请求功能 可 编程功能 实现对设备的不同操作 2CPU 能直接与外设进行信息交换吗? 为什么? 3 计算机与接口连接的三类数据总线是什么? 哪些是单向传输, 哪些是双向传输的? DB AB CB 4 常见的接口芯片的功能 / ADC0809 的作用分别是 什么? 5 计算机对外设的编址有几种编址方法? 各有何特点? 6 数据输入 / 输出的三种基本方式是 和 7 在查询输入 / 输出方式下, 外设必须至少有两个端口, 一个是 端口, 另一个是 端口 8 按总线在微机结构中所处的位置, 总线可分为 和 PCI 总线时钟为 33MHz, 总线数据宽度为 32 位, 并可扩展为 64 位, 具有高速的数据通道, 是一种局部总线 AGP 总线的时钟为 66MHz, 传输速率也比 PCI 快, 为 264 MB/s 目前,AGP 总线时钟发展到 4X66MHZ 第 2 部分 CPU 原理 总线与接口标准 本章知识 : 1 什么是总线? 什么是接口标准? 有什么区别? 2CPU 总线 系统总线 外部总线的概念 3PCI ISA USB IEEE1394 RS232 等总线接口分别属于什么总线? 4 总线的主要技术指标的计算 5ISA 总线 EISA 总线 PCI 总线 AGP 总线 USB 总线 IEEE1394 等总线的速率 宽度 主频等性能参数 6PC/XT AT 386 Pentiun PII PIII 等总线结构 CPU 基本原理 88088/8086CPU 中的寄存器的功能 练习 : 一 填空题 1 对 I/O 端口的编址一般有 方式和 方式 PC 机采用的是 方式 2 在 PC 系列微机中,I/O 指令采用直接寻址方式的 I/O 端口有 个 采用 DX 间接寻址方式可寻址 的 I/O 端口有 个 3 一个 称为一个端口,8086 共有 个端口 4 接口的基本功能是 和 5 数据的输入 / 输出指的是 CPU 与 进行数据交换 6 数据输入 / 输出的 4 种方式是 和 7CPU 在执行 OUT DX,AL 指令时, 寄存器的内容送到地址总线上, 寄存器的内容送到数 据总线上 8 当 CPU 执行 IN AL,DX 指令时,M/ IO 引脚为电平, RD 为, WR 为

2 二 选择题 1PC 机的串行通信接口 COM1 地址为 ( ) A3F8H-3FFH B2F8H-2FFH C 378H-37FH D20H-21H 2 一个端口可有 ( ) 个 I/O 地址 A1 B2 C256 D 不一定 3 查询输入 / 输出方式下, 外设状态线要经过 ( ) 与微机相连 A 锁存器 B 译码器 C 缓冲器 D 放大器 4PC/XT 总线的地址信号和数据信号是 ( ) 的 A 分时复用 B 分开传送 C 混杂一起 D 不需地址 非屏蔽中断的类型码是 ( ) A00H B02H C08H D 不定 68086CPU 工作在 DMA 请求方式时, 会让出 ( ) A 地址总线 B 数据总线 C 地址和数据总线 D 地址 数据和控制总线 78086CPU 的 I/O 地址空间为 ( ) 字节 A64KB B1MB C256B D1024B 8CPU 在执行 OUT DX,AL 指令时,( ) 寄存器的内容送到地址总线上 AAL BDX CAX DDL 9 数据的输入输出指的是 ( ) 进行数据交换 ACPU 与存储器 BCPU 与外设 C 存储器与外设 D 内存与外存 10 在给接口编址的过程中, 如果有 5 根地址线没有参加译码, 则可能产生 ( ) 个重叠地址 A52 B5 C25 D 在执行 IN AL,DX 指令时,AL 寄存器的内容输出到 ( ) 上 A 地址总线 B 数据总线 C 存储器 D 寄存器 12 在中断输入 / 输出方式下, 外设的 ( ) 线可用于向 CPU 发送中断请求信号 A 地址 B 状态 C 数据 D 其他 13CPU 在执行 OUT DX,AL 指令时,( ) 寄存器的内容送到数据总线上 AAL BDX CAX DDL 14 查询输入 / 输出方式需要外设提供 ( ) 信号, 只有其有效时, 才能进行数据的输入和输出 A 控制 B 地址 C 状态 D 数据 15 地址译码器的输入端应接在 ( ) 总线上 A 地址 B 数据 C 控制 D 以上都对 16 地址译码器的输出一般可为接口的 ( ) 信号 A 片选 B 数据输入 C 地址 D 控制 17PCI 总线的数据宽度为 ( ) 位 A8 B16 C32 D64 18ISA 总线的数据宽度为 ( ) 位 A64 B32 C16 D8 19 总线的宽度用数据总线的条数表示, 其单位是 ( ) A 位 B 字节 C 字 D 双字 20 总线的宽度用 ( ) 总线的条数表示 A 地址 B 数据 C 控制 D 以上所有 21 总线的标准传输率是总线上 ( ) A 每秒传输的最大字节量 B 每秒传输的最大位数

3 C 每秒传输的最大信息量 D 每秒传输的数据量 22 总线的标准传输率用 ( ) 表示 AMb/s BMB/s CKb/s DKB/s 三 判断题 1 位于主机与外设间的电路统称为人机接口 2 微机在中断输入 / 输出方式下的数据输入 / 输出是由中断控制器 8259A 来控制的 3CPU 与存储器间及 I/O 间的连线被称为总线 4 采用中断方式进行数据传送时必须在主程序中事先保护现场, 否则会引起系统混乱 四 简答题 1 试说明 8086/8088CPU 中有哪些寄存器? 各有哪些用途? 答 : 寄存器组有 (1) 数据寄存器, 含 AX BX CX DX 四个通用寄存器, 用来暂时存放计算过程中所遇到的操作数, 结果和其它信息 (2) 指针及变址寄存器, 含 SP BP SI DI 四个十六位寄存器, 它们可以像寄存器一样在运算过程中存放操作数只能以字为单位使用 还用来在段内寻址时提供偏移地址 (3) 段寄存器, 含 CS DS SS ES, 用来专门存放段地址 (4) 控制寄存器, 包括 IP 和 PSW 两个 16 为寄存器 IP 是指令指针寄存器, 用来存放代码段中的偏移地址 PSW 为程序状态字寄存器, 由条件码标志和控制标志构成 条件码标志用来纪录程序运行结果的状态信息 包括 OF SF ZF CF AF PF 控制标志位有三个寄存器 DF IF TF 组成 2 是说明 8086/8088CPU 中标志位寄存器中各标志位的意义? 答 :OF 溢出标志, 在运算过程中, 如操作数超出了机器能表示的范围则置 1, 否则置 0 SF 符号标志, 运算结果为负时置 1, 否则置 0 ZF 零标志, 运算结果为 0 置 1, 否则置 0 CF 进位标志, 记录运算是最高有效位产生的进位 AF 辅助进位标志, 记录第三位的进位情况 PF 奇偶标志位, 用来为机器中传送信息时可能产生的出错情况提供检验条件, 当结果操作数中的 1 的个数为偶时置 1 DF 方向标志位, 在串处理指令中控制处理信息的方向 当 DF=1 时, 每次操作后变址寄存器减量, 这样就使串处理从高地址向低地址方向处理 IF 中断标志, 当 IF=1 时, 允许中断, 否则间断中断 TF 陷阱标志, 用于单步操作方式, 当 TF 为 1 时, 每条指令执行完后产生陷阱, 由系统控制计算机 当 TF 为 0 时,CPU 正常工作不产生陷阱 3 3 哪些操作只能隐含使用某个段寄存器, 而不能用其它段寄存器代替? 哪些操作出隐含使用某个段寄存器外, 还可以使用其它段寄存器? 答 : 计算程序的地址隐含使用 CS, 正在执行的程序堆栈隐含使用 SS, 而数据的地址隐含使用 ES 和 DS /8088 系列微机在存储器中寻找存储单元时, 逻辑地址由哪两个部分组成的? 答 : 由段地址和偏移地址两部分构成 5 设 IBM PC 微机内存中某个单元的物理地址是 12345H, 试完成下列不同的逻辑地址表示 : 1234H: H H:0345H 答 :(1)1234H:05H (2) 1200H:0345H 6 假设某程序执行过程中,(SS)=0950H,(SP)=64H, 试问该用户程序的堆栈底部物理地址是多少? 答 :(SS)*10H+(SP)=09564H 7 设堆栈段寄存器 (SS)=0E4BH, 程序中设堆栈长度为 200H 个字节 试计算出堆栈底部字单元物理地址, 堆栈指针 SP 初始值 ( 即堆栈中没有数据时 ) 和 SP 初始值指向的物理地址 答 : 物理地址为 :3E4B0H, SP 的初始值为 200H, 指向的物理地址为 :3E6B1H 8 设某用户程序 (SS)=0925H,SP=30H,(AX)=1234H,(DX)=5678H, 问堆栈的地址范围是多少? 如现有两条进展指令 : PUSH AX PUSH DS

4 试问两指令执行后,(SP)=? 答 : 寻址范围 :09250H~09280H,SP 减 4 为 2CH 98086CPU 与 8088CPU 由哪些相同之处? 又有哪些区别? 答 : 他们内结构基本相同, 不同之处仅在于 8088 有 8 条外部数据总线, 因此为准 16 位 8088 有 16 条外部数据总线, 两个 CPU 的软件完全兼容, 程序的编制也完全相同 CPU 从功能上分为几部分? 各部分由什么组成? 各部分的功能是什么? 答 :8086CPU 从功能上分外两大部分, 一是执行部件 (EU), 二是总线接口部件 (BIU) 执行部件是由以下四部分组成 :(1)4 个通用寄存器 AX,BX,CX,DX (2)4 个专用寄存器 BP,SP,XI, DI (3) 标志寄存器 FR (4) 算术逻辑部件 ALU 功能是负责执行所以的指令, 向总线接口部件 (BIU) 提供指令执行的结果数据和地址, 并对通用寄存器和标志寄存器进行管理 总线接口部件 (BIU) 由以下部件组成 :(1) 四个段寄存器, 代码段寄存器, 数据段寄存器, 附加段寄存器, 堆栈段寄存器 (2) 指令指针寄存器 (3) 地址加法器 (4) 指令领队列 功能 : 执行外部总线周期, 负责存储器与 I/O 端口传送数据 也就是负责 CPU 与存储器和外设之间的信息交换 系统中的物理地址是如何的得到的? 假如 CS=2000H,IP=2100H, 其物理地址是多少? 答 :8086 系统的物理地址是将段地址乘 10H, 加上偏移地址 2000H*10H+2100H=22100H ( 物理地址 ) 13 什么叫总线周期? 一个总线周期包括多少时钟周期, 什么情况下要插入 TW 等待周期? 插入多少个 TW 取决于什么因素? 答 :CPU 把总线接口部件 BIU 完成一次访问存储器或外设操作所需要的时间称为一个总线周期, 它包括了四个时钟周期 当访问存储器或外设时, 存储器或外设不能及时配合 CPU 传输数据时, 存储器或外设通过 READY 信号在 T3 之前向 CPU 发出一个 数据未准备好 信号,CPU 会在 T3 之前插入一个或多个等待时间周期 当存储器或外设准备好数据, 通过 READY 发 准备好 信号,CPU 接受此信号后, 会自动脱离 TW 状态进入 T4 状态 因此, 插入多少个 TW 由 READY 信号决定 14 什么是最大模式? 什么是最小模式? 用什么方法将 8086/8088 置于最大模式和最小模式? 答 : 最小模式, 即系统中只有一个微处理器, 所有的总线控制信号都直接由 8086/8088, 因此, 系统总线控制电路被减到最小 最大模式, 即系统里包括两个或多个微处理器, 主处理器就是 8086/8088, 其它均为协助主处理器工作的协处理器 它主要用于中等规模或大型的 8086/8088 系统中 将 8086/8088 的第 33 脚 MX/MN 接地时, 系统处于最大模式, 接 +5V 时, 为最小模式 15 什么是地址锁存器?8086/8088 系统中为什么要用地址锁存器? 锁存的是什么信息? 答 : 地址锁存器就是一个暂存器, 它根据控制信号的状态, 将总线上地址代码暂存起来 8086/8088 数据和地址总线采用分时复用操作方法, 即用同一总线既传输数据又传输地址 当微处理器与存储器交换信号时, 首先由 CPU 发出存储器地址, 同时发出允许锁存信号 ALE 给锁存器, 当锁存器接到该信号后将地址 / 数据总线上的地址锁存在总线上, 随后才能传输数据 /8088 系统中的 8286 是什么器件? 起什么作用? 答 :8286 为总线驱动器 ( 收发器, 双向数据缓冲器 ), 当一个系统中所含外设接口较多时, 用来增强数据总线的驱动能力 /8088 系统用的时钟发生器产生哪些信号? 答 : 时钟发生器 8284A 产生恒定的时钟信号 (CLK), 复位信号 (RESET), 准备就绪信号 (READY) /8088 的执行部件 EU 由多少个通用寄存器, 多少个专用寄存器, 几个标志寄存器和什么组成? 答 : 执行部件由以下几部分组成 :1 四个通用寄存器 AX BX CX DX;2 四个专用寄存器, 即基数指针寄存器 BP, 堆栈指针寄存器 SP, 源变址寄存器 SI, 目的变址寄存器 DI;3 一个标志寄存器 FR;4 算术逻辑部件 ALU /8088 的指令队列长度分别为多少个字节? 答 :8086 的指针队列为 6 个字节,8088 的指针队列有 4 个字节 与 8088 的 16 位寄存器中, 有多少个寄存器可拆分为 8 位寄存器使用 它们分别是什么? 它们又被统称为什么?

5 答 : 在 8086 与 8088 的 16 位寄存器中, 有四个寄存器可拆分为八位寄存器使用, 它们分别是 AX,BX, CX,DX 统称为通用寄存器 21 CPU 从主存取出一条指令并执行该指令的时间称 ( ), 它通常用若干个 ( ) 来表示, 而后者又包括若干个 ( ),( ) 又称总结周期 1 指令周期 2 机器周期 3 时钟周期答 : 计算机时钟脉冲的频率称为什么?, 其倒数又称为什么? 答 : 计算机的时钟脉冲频率称为时钟频率, 即主频 其倒数为时钟周期 22 计算机主频为 8MHz, 每个机器周期平均含两个时钟周期, 每条指令平均有 25 个机器周期, 则该机器的平均指令执行速度为多少 MIPS? 答 : 该机器执行一条指令所用时间为 :1/8*10-6 *2*25=5/8*10-6 t; 平均指令执行速度为 : 1/ (5/8)=16MIPS /8088 的存储器可以寻址 1MB 的空间, 在对 I/O 进行读写操作时,20 位地址中只有哪些位是有效的? 这样,I/O 地址的寻址空间为多大? 答 : 在对 I/O 进行读写操作时,20 位地址中只有 A0-A15 有效,I/O 地址的寻址空间为 2 16 B 25 指令队列的作用是什么? 答 : 指令队列存放内存中取下的将被执行的下一条或下几条指令, 使 CPU 执行完一条指令就可立即执行下一条, 提高 CPU 的效率 CPU 可访问的存储空间为 1MB, 实际上分为奇数存储体和偶数存储体两部分, 对奇数存储体的选择 信号是什么, 对偶数存储体的选择信号是什么, 对每个存储体单元的选择信号是什么? 答 : 奇数存储体的选择信号为 BHE, 偶数存储体的选择信号为 A0 对每个存储体内存储单元的选择信号是 READY 有两种工作方式, 即最小模式和最大模式, 它由什么信号决定? 最小模式的特点是什么? 最大模式的特点是什么? 答 :8086 的两种工作模式由 MN / MAX 信号决定 当接入 +5V 时, 系统处于最小模式, 只有一个微处理器, 总线控制逻辑部件被减到最小 当接地时, 系统处于最大模式, 实现多处理器控制系统, 主要应用于大中型系统 28 当 M / IO =0, RD =0, WR =1 时,CPU 完成的操作是什么? 答 :CPU 完成一个对 I/O 设备端口的读操作 与 8086 在软件上是否完全兼容? 答 :8086/8088 内部都采用 16 位字进行操作及存储器寻址 因此两者软件完全兼容 30PCI ISA EISA VESA 总线的宽度 速率分别是多少? 31 试列举出 4 种以上的总线, 并写出其基本参数特性 第 3 部分定时器 / 计数器本章知识 : 1 定时器的 GATE OUT 和 CLK 信号的作用是什么 2 计数器中的寄存器 CR/CE/OL 的作用 3 计数初值的计算 的 6 种工作方式的特点比较 组成的电路的编程 练习 : 一 单项选择题 有 B 个独立的计数器

6 A)2 B)3 C)4 D)6 2 当写入计数初值相同,8254 的方式 0 和方式 1 不同之处为 A) 输出波形不同 B) 门控信号方式 0 为低电平而方式 1 为高电平 C) 方式 0 为写入后即触发而方式 1 为 GATE 的上升边触发 D) 输出信号周期相同但一个为高电平一个为低电平 3 如果计数初值 N=9,8254 工作在方式 3, 则高电平的周期为个 CLK A)5 B)6 C)3 D) 的控制信号为 CS =0 RD =0 WR =1 A1=0 A0=0 表示 A) 读计数器 1 B) 读计数器 0 C) 装入计数器 1 D) 装入计数器 0 5 与 8254 工作方式 4 输出波形 相同的是 A) 方式 1 B) 方式 3 C) 方式 2 D) 方式 5 6 若 8254 的一个计数器工作在方式 0, 另外的计数器可以工作于方式 ( D) A) 方式 0 B) 方式 1 C) 方式 2 D) 任一种方式 7 若 n 是计数器的初值, 则 8254 在哪种工作方式下能产生 ( 输出 ) 宽度是 n 个时钟脉冲周期的负脉冲 (B) A) 方式 0 B) 方式 1 C) 方式 2 D) 方式 计数器的最大初值是 (C) A)10000H B)FFFFH C)0000H D) 定时器计数器的计数基于 (A) 原理 A) 减 1 计数 B) 加 1 计数 C) 定时减 1, 计数加 1 计数 D) 定时加 1, 计数减 1 计数 工作于方式 3, 计数初值是 N,OUT 端输出的方波重复周期是 (D) 之和 A)N+1 个 CLK 周期 B)N-1 个 CLK 周期 C)N/2 个 CLK 周期 D)N 个 CLK 周期 三 填空题 1 实时定时和计数有 硬件定时 和软件定时两种实现方法 2 硬件定时分为 不可编程和可编程两种方法 每个通道都有 种工作方式, 其中方式 可产生方波 有 个 IO 地址, 分别用来访问 某个计数器工作在方式 1, 若输入时钟 CLK 为 5M, 计数初值 N=1000, 则 CE=0 时,OUT 输出负脉冲 的宽度是 02ms 工作于方式 3, 输入时钟 CLK 为 1M, 要求 OUT 输出频率是 20000HZ, 则写入的初值是 50 四 判断 的 6 种工作方式均可用软件方式启动计数器 进行初始化后, 一旦写入计数初值后, 计数器就开始计数 工作时, 每当 CLK 端输入信号后,CE 就减 进行计数的最小单位是 初始化进, 写入计数初值一定要在写入控制字之后 五 应用题 1 某系统利用 定时器 / 计数器通道产生 1KHZ 重复方波, 问通道 0 应工作在什么工作方式? 若 CLK0=2MHZ, 试写出通道 0 的初始化程序 设 端口地址为 2F0H 2F2H 2F4H 2F6H

7 2 3 设 8254 的计数器 0, 工作在方式 1, 计数初值为 2050H; 计数器 1, 工作在方式 2, 计数初值为 3000H; 计数器 2, 工作在方式 3, 计数初值为 1000H 如果三个计数器的 GATE 都接高电平, 三个计数器的 CLK 都接 2MHz 时钟信号, 试画出 OUT0 OUT1 OUT2 的输出波形 4 设 8253 三个计数器的端口地址为 201H 202H 203H, 控制寄存器端口地址 200H 试编写程序片段, 读出计数器 2 的内容, 并把读出的数据装入寄存器 AX 答 : MOV AL,80H OUT 200H,AL IN AL,203H MOV BL,AL IN AL,203H, MOV BH,AL MOV AX,BX 5 设 8253 三个计数器的端口地址为 201H 202H 203H, 控制寄存器端口地址 200H 输入时钟为 2MHz, 让 1 号通道周期性的发出脉冲, 其脉冲周期为 1ms, 试编写初化程序段 = 答 : 要输出脉冲周期为 1ms, 输出脉冲的频率是, 当输入时钟频率为 2MHz 时, 计数器初值是 = = 3 使用计数器 1, 先读低 8 位, 后读高 8 位, 设为方式 3, 二进制计数, 控制字是 76H 设控制口的地址是 200H, 计数器 0 的地址是 202H 程序段如下: MOV DX,200H MOV AL,76H OUT DX,,AL MOV DX,202H MOV AX,2000 OUT DX,AL MOV AL,AH OUT DX,AL 6 设 8253 计数器的时钟输入频率为 191MHz, 为产生 25KHz 的方波输出信号, 应向计数器装入的计数初值为多少? 191MHz 答 : 25KH Z = 764 应向计数器装入的初值是 76

8 7 设 8254 的计数器 0, 工作在方式 1, 计数初值为 2050H; 计数器 1, 工作在方式 2, 计数初值为 3000H; 计数器 2, 工作在方式 3, 计数初值为 1000H 如果三个计数器的 GATE 都接高电平, 三个计数器的 CLK 都接 2MHz 时钟信号, 试画出 OUT0 OUT1 OUT2 的输出波形 答 : 计数器 0 工作在方式 1, 即可编程的单脉冲方式 这种方式下, 计数的启动必须由外部门控脉冲 GATE 控制 因为 GATE 接了高电平, 当方式控制字写入后 OUT0 变高, 计数器无法启动, 所以 OUT0 输出高电平 计数器 1 工作在方式 2, 即分频器的方式 输出波形的频率 f= 出负脉冲的宽度等于 CLK 的周期为 05µs 计数器 2 工作在方式 3, 即方波发生器的方式 输出频率 f= 三个 OUT 的输出波形如下 : fclk N = 2MHz 3000 =6667HZ, 其周期为 15ms, 输 2MHz 1000 = 2000Hz 的对称方波 OUT0 OUT1 OUT2 05μ s 15m s 250μ s 250μ s 8 用 8253 设计一个时钟电路, 要求有时 分 秒三个输出 自行设计电路连接图 ( 可提供的输入时钟是 50K,8253 的 IO 地址范围是 40H-43H) 控制信号与 8086 相总线相连, 详见下图 8254 端口地址为 81H~84H, 用 8254 控制 LED 点亮或熄灭, 点亮 10 秒钟后, 再熄灭 10 秒, 周而复始 2MHz 频率从 CLK0 输入, 通道 0 与通道 1 级联 0# 计数器的初始值为 5000 回答下列问题 : (1)8254 中 1# 定器器的端口地址是多少? (2)CLK0 的输入时钟是 2MHz,0# 计数器的初始值为 5000, 则 0# 定时器的定时时间是多少? (3)0# 定时器工作为方式 2, 计数初值 5000,OUT0 脉冲频率为多少? (4) 1# 定时器工作为方式 3,OUT1 输出周期为 20 秒,N1 为初值应是多少? 写出计算表达式 第 4 部分并行接口本章知识 : 的基本功能 PA PB PC 三个并口 控制字

9 38255 的工作方式 ( 方式 0- 方式 2 的特点 ) 4STB IBF ACK OBF INTR 等引脚的功能与作用 的程序设计 6 打印机接口的基本原理, 打印字符的过程 DATA STB BUSY ACK 等信号的先后关系 练习 : 一 单项选择题 芯片具有 端口 A)2 B)3 C)4 D) 的 一般用作控制或状态信息传输 A) 端口 A B) 端口 B C) 端口 C D) 端口 C 的上半部分 3 对 8255 的端口 A 工作在方式 1 输入时,C 口的 一定为空闲的 A)PC4 PC5 B)PC5 PC6 C)PC6 PC7 D)PC2 PC3 4 对 8255 的 C 口 D3 位置 1 的控制字为 A) B B) B C) B D) B 工作在方式 1 的输出时,OBF 信号表示 A) 输入缓冲器满信号 B) 输出缓冲器满信号 C) 输入缓冲器空信号 D) 输出缓冲器空信号 6 并行接口一般要对输出数据进行锁存, 其原因是 ( ) A 外设速度常低于主机速度 B 主机速度常低于外设速度 C 主机与外设速度通常差不多 D 要控制对多个外设的存取 二 多项选择题 具有方式 1 的通道有 A) 通道 A B) 通道 B C) 通道 C D) 都不是 28255A 的 A 口方式 1 输出,B 口方式 1 输入时使用 C 口的联络线 A)PC0 B)PC1 C)PC2 D)PC3 E)PC4 F)PC5 G)PC6 H)PC A 工作方式控制字的功能有 A) 选择芯片 B) 设置各端口的工作方式 C) 设置各端口的输入 / 输出 D) 选择联络线 48255A 的工作方式字为 B, 则工作在输出方式的有 A)A 口 B)B 口 C)C 口高 4 位 D)C 口低 4 位 58255A 工作在方式 2( 双向选通 I/O) 时,( ) A 只能作输入接口 B 只能作输出接口 C 作输入口或作输出口 D 同时可作输入口 输出口 6 传输距离较近时, 常采用 ( ) A 串行接口 B 简单接口 C 可编程接口 D 并行接口 三 应用题 18255A 的 A 口与共阴级的 LED 显示器相连, 若片选信号 A10~A3= , 问 8255A 的端口地址是多少?A

10 口应工作在什么方式? 画出 8255A LS CPU 微机总线接口图, 写出 8255A 的初始化程序 2 当数据从 8255A 的 C 端口读到 CPU 时,8255A 的控制信号 CS RD WR A 1 A O 分别是什么电平? A 的 3 个端口在使用上有什么不同? 答 :8255A 的 A 端口, 作为数据的输入 输出端口使用时都具有锁存功能 B 端口和 C 端口当作为数据的输出端口使用时具有锁存功能, 而作为输入端口使用时不带有锁存功能 4 当数据从 8255A 的 C 端口读到 CPU 时,8255A 的控制信号 CS RD WR A1 AO 分别是什么电平? 答 : 当数据从 8255A 的 C 端口读入 CPU 时,8255A 的片选信号 CS 应为低电平, 才能选中芯片 A1,A0 为 10, 即 A1 接高电平,A0 接低电平, 才能选中 C 端口 RD 应为低电平 ( 负脉冲 ), 数据读入 CPU, WR 为高电平 5 要求不断检测某一系统的 8 个开关量, 即 K7~K0 的通断状态, 并随时在发光二极管 LED7~ LED0 上显示出来 开关断开, 相应的 LED 点亮, 开关合上,LED 熄灭 硬件连接如图所示 回答下列问题 : (1) 8086 的 M/IO 的作用是什么? (2) 8255 的端口地址范围是多少? 请作以分析 (3) PA 口和 PB 口应工作于何种工作方式? 为什么? (4) PA PB PC 三个端口地址分别是多少? (5) 按上述要求 : 填写下述程序段中的空格 MOV DX, 1 MOV AL, 2 ; 控制字 OUT DX, 3 TEST1:MOV DX, 4 IN AL, 5 MOV DX, 6 OUT 7, 8 JMP TEST1 第 5 部分串行接口 本章知识 : 1 串行通信过程 特点

11 2 同步串行通信 异步串行通信 3 波特率的计算 4 串行通信方式 : 单工 半双工 全双工 5 信号的调制与解调 6 串行通信的过程 (DTE DCE) 7 串行通信标准 RS-232 RS485 RS422 RS449 等接口标准的特点, 性能 一 单项选择题 1 标准的 RS-232-C 规定的串行数据传送距离为 ( ) 米 A10 B20 C50 D100 2 串行通信适用于 ( ) 微机间的数据传送 A 不同类型 B 同类型 C 近距离 D 远距离 3 两台微机间进行串行通信时, 波特率应设置为 ( ) A 不同 B 相同 C 可相同也可不同 D 固定不变 4 两台微机间进行串行双工通信时, 最少可采用 ( ) 根线 A2 B3 C4 D5 5 微机的串口 1 的 I/O 地址为 ( ) A3F8H~3FFH B2FBH~2FFH C378H~3F7H D3E0H~3E7H 6 假如某异步串行通信中传送一个字符, 它包括 1 个起始位,7 个数据位,1 个偶校验位,1 个停止位, 如果传送速率为 1200 波特, 则每秒所能传送的字符个数是 A)100 B)120 C)2400 D)300 7 异步方式下, 方式指令字的 D1D0 为 01, 若收发的时钟 TXC RXC 为 4800HZ, 则输入 输出数据速率为波特 A)300 B)4800 C)2400 D)3000 三 填空题 1 计算机与外界交换信息称为通信, 通信有两种基本的方式 : 和 2 串行通信中, 按照数据在通信线路上的传输方向可分为 三种基本传输模式 3 通信常采用奇偶校验 4 串行通信规程按通信方式分为 和 两大类 5 串行异步通信的起始位为 电平, 有 位 68251A 的方式选择控制字在 之后写入 四 应用题 1 某系统利用 8251A 与外设通信, 假设 8251A 工作在异步方式, 其传送字符格式为 :1 位起始位 7 位数据位 采用偶校验 1 位停止位, 波特率为 2400 该系统每分钟发送多少个字符? 若波特率系数为 16, TXC 的时钟频率应为多少? 写出 8251A 的初始化程序 设 8251A 控制口地址为 FFF2H 2 如果串行传输速率是 2400 波特, 数据位的时钟周期是多少秒? 3 在远距离数据传输时, 为什么要使用调制解调器?

12 4 同步传输方式和异步传输方式的特点各是什么? 5 在异步传输时, 如果发送方的波特率是 600, 接收方的波特率是 1200, 能否进行正常通信? 为什么? 6 一个异步串行发送器, 发送具有 8 位数据位的字符, 在系统中使用一位作偶校验,2 个停止位 若每秒钟发送 100 个字符, 它的波特率和位周期是多少? 答 : 每个字符需要的发送位数是 12 位 ( 数据位 8 位, 校验位 1 位, 停止位 2 位, 起始位 1 位 ) 每秒发送 个字符共 1200 位 因此波特率为 1200 波特, 位周期 = µs 7 如果串行传输速率是 2400 波特, 数据位的时钟周期是多少秒? 答 : 数据位的时钟周期是 = 秒 8 在远距离数据传输时, 为什么要使用调制解调器? 答 : 在远距离传输时, 通常使用电话线进行传输, 电话线的频带比较窄, 一般只有几 KHz, 因此传送音频的电话线不适于传输数字信号, 高频分量会衰减的很厉害, 从而使信号严重失真, 以致产生错码 使用调制解调器, 在发送端把将要传送的数字信号调制转换成适合在电话线上传输的音频模拟信号 ; 在接收端通过解调, 把模拟信号还原成数字信号 9 全双工和半双工通信的区别是什么? 在二线制电路上能否进行全双工通信? 为什么? 答 : 全双工和半双工通信, 双方都既是发送器又是接收器 两者的区别在于全双工可以同时发送和接收 半双工不能同时双向传输, 只能分时进行 在二线制电路上是不能进行全双工通信的, 只能单端发送或接收 因为一根信号线, 一根地线, 同一时刻只能单向传输 10 同步传输方式和异步传输方式的特点各是什么? 答 : 同步传输方式中发送方和接收方的时钟是统一的 字符与字符间的传输是同步无间隔的 异步传输方式 并不要求发送方和接收方的时钟完全一样, 字符与字符间的传输是异步的 11 在异步传输时, 如果发送方的波特率是 600, 接收方的波特率是 1200, 能否进行正常通信? 为什么? 答 : 不能进行正常通信, 因为发送方和接收方的波特率不同, 而接收端的采样频率是按传输波特率来设置 第 6 部分存储器系统存储器分类表如下所示 : 双极型半导体存储器随机存储器 (RAM) MOS 存储器 ( 静态 动态 ) 主存储器可编程只读存储器 PROM 读存储器 (ROM) 可擦除可编程只读存储器 EPROM,EEPROM 掩膜型只读存储器 MROM 快擦型存储器存储器磁盘 ( 软盘 硬盘 盘组 ) 存储器辅助存储器磁带存储器光盘存储器

13 缓冲存储器 存储器芯片的扩展存储器芯片扩展的方法有以下两种 : 1 存储器芯片的位扩充适用场合 : 存储器芯片的容量满足存储器系统的要求, 但其字长小于存储器系统的要求 例 1 用 1K 4 的 2114 芯片构成 lk 8 的存储器系统 分析 : 由于每个芯片的容量为 1K, 故满足存储器系统的容量要求 但由于每个芯片只能提供 4 位数据, 故需用 2 片这样的芯片, 它们分别提供 4 位数据至系统的数据总线, 以满足存储器系统的字长要求 设计要点 : 将每个芯片的 10 位地址线按引脚名称一一并联, 按次序逐根接至系统地址总线的低 10 位 数据线则按芯片编号连接,1 号芯片的 4 位数据线依次接至系统数据总线的 D 0 -D 3,2 号芯片的 4 位数据线依次接至系统数据总线的 D 4 -D 7 两个芯片的 WE 端并在一起后接至系统控制总线的存储器写信号 ( 如 CPU 为 8086/8088, 也可由 WR 和 IO /M 或 IO/ M 的组合来承担 ) CS 引脚也分别并联后接至地址译码器的输出, 而地址译码器的输入则由系统地址总线的高位来承担 具体连线见图 4-16 当存储器工作时, 系统根据高位地址的译码同时选中两个芯片, 而地址码的低位也同时到达每一个芯片, 从而选中它们的同一个单元 在读 / 写信号的作用下, 两个芯片的数据同时读出, 送上系统数据总线, 产生一个字节的输出, 或者同时将来自数据总线上的字节数据写入存储器 M/IO A 11 A 10 A 9 A 0 译码器 Y 0 A 9 A 0 CS 2114 (1) A 9 A 0 CS 2114 (2) 8088 WR D 0 D 3 D 4 D 7 WE I/O I/O WE I/O I/O 图 用 2114 组成 1K 8 的存储器连线 根据硬件连线图, 我们还可以进一步分析出该存储器的地址分配范围如下 :( 假设只考虑 16 位地址 ) 地 址 码 芯片的地址范围 A 15 A 12 A 11 A 10 A 9 A H : : : : F F H

14 表示可以任选值, 在这里我们均选 0 这种扩展存储器的方法就称为位扩展, 它可以适用于多种芯片, 如可以用 8 片 2164A 组成一个 64K 8 的存储器等 2 存储器芯片的字扩充适用场合 : 存储器芯片的字长符合存储器系统的要求, 但其容量太小 例 2 用 2K 8 的 2716A 存储器芯片组成 8K 8 的存储器系统 分析 : 由于每个芯片的字长为 8 位, 故满足存储器系统的字长要求 但由于每个芯片只能提供 2K 个存储单元, 故需用 4 片这样的芯片, 以满足存储器系统的容量要求 设计要点 : 同位扩充方式相似 先将每个芯片的 11 位地址线按引脚名称一一并联, 然后按次序逐根接至系统地址总线的低 11 位 将每个芯片的 8 位数据线依次接至系统数据总线的 D 0 -D 7 两个芯片的 OE 端并在一起后接至系统控制总线的存储器读信号 ( 这样连接的原因同位扩充方式 ), 它们的 CE 引脚分别接至地址译码器的不同输出, 地址译码器的输入则由系统地址总线的高位来承担 连线见图 A 12 A 11 M/IO A 10 A RD 译码器 Y 3 Y 2 Y 1 Y 0 A 10 CE A 10 CE A 10 CE A 10 CE A 0 OE D 0 O 0 D 7 O (1) A 0 OE O 0 O (2) A 0 OE O 0 O (3) A 0 OE O 0 O (4) 图用 2716 组成 8K 8 的存储器连线当存储器工作时, 根据高位地址的不同, 系统通过译码器分别选中不同的芯片, 低位地址码则同时到达每一个芯片, 选中它们的相应单元 在读信号的作用下, 选中芯片的数据被读出, 送上系统数据总线, 产生一个字节的输出 同样, 根据硬件连线图, 也可以进一步分析出该存储器的地址分配范围如下表 :( 假设只考虑 16 位地址 ) 地 址 码 芯片的地址范围 对应芯片编号 A 15 A 13 A 12 A 11 A 10 A 9 A H : : F F H H : : F F F H H : :

15 F F H H : : F F F H 表示可以任选值, 在这里我们均选 0 这种扩展存储器的方法就称为字扩展, 它同样可以适用于多种芯片, 如可以用 8 片 27128(16k 8) 组成一个 128K 8 的存储器等 3 同时进行位扩充与字扩充适用场合 : 存储器芯片的字长和容量均不符合存储器系统的要求, 这时就需要用多片这样的芯片同时进行位扩充和字扩充, 以满足系统的要求 例 3 用 1K 4 的 2114 芯片组成 2K 8 的存储器系统 分析 : 由于芯片的字长为 4 位, 因此首先需用采用位扩充的方法, 用两片芯片组成 1K 8 的存储器 再采用字扩充的方法来扩充容量, 使用两组经过上述位扩充的芯片组来完成 设计要点 : 每个芯片的 10 根地址信号引脚宜接接至系统地址总线的低 10 位, 每组两个芯片的 4 位数据线分别接至系统数据总线的高 / 低四位 地址码的 A 10 A 11 经译码后的输出, 分别作为两组芯片的片选信号, 每个芯片的 WE 控制端直接接到 CPU 的读 / 写控制端上, 以实现对存储器的读 / 写控制 硬件连线如图 A 11 A 10 2:4 译码器 1 0 A 0 ~A 9 M/IO WR A 0 ~A 9 CS 2114 WE (1) D 7 ~D 4 A 0 ~A 9 CS 2114 WE (1) D 3 ~D 0 A 0 ~A 9 CS 2114 WE (2) D 7 ~D 4 A 0 ~A 9 CS 2114 WE (2) D 3 ~D 0 D 7 ~D 0 图 用 2114 组成 2K 8 的存储器连线 当存储器工作时, 根据高位地址的不同, 系统通过译码器分别选中不同的芯片组, 低位地址码则同时到达 每一个芯片组, 选中它们的相应单元 在读 / 写信号的作用下, 选中芯片组的数据被读出, 送上系统数据 总线, 产生一个字节的输出, 或者将来自数据总线上的字节数据写入芯片组 同样, 根据硬件连线图, 我们也可以进一步分析出该存储器的地址分配范围如下 :( 假设只考虑 16 位地址 ) 地 址 码 芯片组的地址范围 对应芯片组编号 A 15 A 13 A 12 A 11 A 10 A 9 A H : : F F H H : : F F H

16 表示可以任选值, 在这里我们均选 0 思考 : 从以上地址分析可知, 此存储器的地址范围是 0000H-07FFH 如果系统规定存储器的地址范围从 0800H 开始, 并要连续存放, 对以上硬件连线图该如何改动呢? 由于低位地址仍从 0 开始, 因此低位地址仍直接接至芯片组 于是, 要改动的是译码器和高位地址的连接 我们可以将两个芯片组的片选输入端分别接至译码器的 Y 2 和 Y 3 输出端, 即当 A 11 A 10 为 10 时, 选中 , 则该芯片组的地址范围为 0800H-0BFFH, 而当 A 11 A 10 为 11 时, 选中 , 则该芯片组的地址范围为 0C00H-0FFFH 同时, 保证高位地址为 0( 即 A 15 -A 12 为 0) 这样, 此存储器的地址范围就是 0800H-0FFFH 了 ( 具体连线自己考虑 ) 以上例子所采用的片选控制的译码方式称为全译码方式, 这种译码电路较复杂, 但是, 由此选中的每一组的地址是确定且唯一的 有时, 为方便起见, 也可以直接用高位地址 ( 如 A 10 A 15 中的任一位 ) 来控制片选端 1 半导体存储器从器件原理的角度可分为哪两种类型? 答 : 半导体存储器从器件原理角度分为 ROM 和 RAM 两种 2 磁盘和磁带属于哪种类型的存储器? 答 : 磁盘和磁带同属于外存储器 3 半导体静态 RAM 和半导体动态 RAM 分别靠什么原理存储信息? 答 : 静态 RAM: 用一个触发器电路作为 1 个 Bit 的基本存储单元, 每个触发器能置位存储 1, 或复位存储 0 动态 RAM: 每 Bit 只需一个管子和一个电容, 存放的信息是 1 还是 0, 决定于电容中是否储存电荷 4 为保证动态 RAM 中的内容不消失, 需要进行哪一步操作? 答 : 由于电容有漏放电现象, 为保证 RAM 中的内容不消失, 必须另外设计一种电路, 定时 ( 一般为 2ms), 使电容上泄放的电荷得到补充, 即进行内存刷新 5 存储器片内的地址译码有哪两种方式? 答 : 存储芯片内的地址译码有全地址译码和独立译码两种 6 存储器是计算机系统的记忆设备, 它主要用来存储哪些东西? 答 : 存储器用来存储地址 数据和程序 7 存储字长和存取周期分别指什么? 答 : 存储字长是指存放在一个存储单元中的二进制代码个数 存取周期是指存储器进行连续读写操作所允许的最短时间间隔 8 和外存相比, 内存的特点有哪些? 答 : 和外存相比, 内存的特点是容量小 速度快 成本高 9 某计算机主存容量为 2048KB, 这里的 2048KB 表示多少个字节? 答 :2048KB 表示 2048*1024 个 Byte, 即 2(11)*2(10)=2(21) 个 10 某计算机的主存为 3KB, 则内存地址寄存器需多少位就足够了? 答 : 主存为 3KB, 则地址线有 12 条, 所以内存地址寄存器需 12 位 11 若 256KB 的 SRAM 具有 8 条数据线, 则它具有多少条地址线? 答 : 具有 18 条地址线 12 计算机的内存可采用 ROM RAM 磁盘中的哪几种?EPROM 指的又是什么? 主存和 CPU 之间增加高速缓存的目的是什么? 采用虚拟存储器的目的是什么? 答 : 可采用 ROM 和 RAM EPROM 指可编程并可擦除的 ROM, 兼有 ROM 和 RAM 的功能 由于主存储器的存 / 取时间比 CPU 慢一个数量级, 从而严重影响了微型机的速度, 而 RAM 线路的读写时间可与 CPU 的处理速度处于同一个数量级, 因此在主存储器和 CPU 之间增加高速缓冲存储器 Cache, 以提高机器的速度 虚拟存储器的容量比实际物理上主存储器的容量大, 软件可根据需要将所需的存储区域调入物理存储器, 也 可以提高处理速度 13 某以 8088 为 CPU 的微型计算机内存 RAM 区为 00000H~3FFFFH, 若采用 或 各需要多少片芯片? 答 : 采用 6264(8k*8bit) 需要 32 片 ; 采用 62256(32k*8bit) 需要 8 片 ; 采用 2164 (64k*1bit) 需要 32 片 ; 采用 (256k*1bit) 需要 8 片 14 利用全地址译码将 6264 芯片接在 8088 的系统总线上, 其所占地址范围为 8088 系统 BUS D0 D7 A0 A1 A12 MEMR MEMW A19 A18 A17 A16 A15 A14 A13 +5V A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS2 CS D0 D1 D2 D3 D4 D5 D6 D

17 BE000H~BFFFFH, 试画连接图 解答 : 采用全地址译码连接图如下 : 8088 系统 BUS D0 D7 A0 A1 A12 MEMR MEMW A19 A18 A17 A16 A15 A14 A13 +5V A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 OE WE CS2 CS D0 D1 D2 D3 D4 D5 D6 D 图 15 电路图 15 试利用 6264 芯片, 在 8088 系统总线上实现 00000H~03FFFH 的内存区域, 试画连接电路图 解答 : 采用全地址译码 16 叙述 EPROM 的编程过程, 说明 EEPROM 的编程过程 答 : PROM 的编程有两种方式, 即标准编程和灵巧编程两种方式 标准编程的过程为 : 使 Vcc 为 +5v,Vpp 加上 +21v 而后, 加上要编程的单元地址, 数据线加上要写入的数据, 使 CE 保持低电平, OE 为高电平 当上述信号稳定后, 在 PGM 端加上 50±5ms 的负脉冲 这样就将一个字节的数据写到了相应的地址单元中 重复上述过程, 即可将要写入的数据逐一写入相应的存储单元中 灵巧编 程方式要比标准方式快 5 倍左右 当加上 Vcc= 5v, Vpp=21v 后, 对一个写入地址, 用 1ms 编程脉冲进行编程, 接着进行校验, 如不成功, 再加 1ms 编程脉冲 最多可进行 15 次, 若 15 次仍不能将数据正确写入, 则认为芯片本身已损坏 若某一单元用 X 次 1 编程脉冲已正确写入, 校验到这种情况后, 立即对该单元加入 4 倍 X 的编程覆盖脉冲, 则认为该单元编程已完成 重复上述过程, 将所有要写入的单元编程 将数据写入 EEPROM 有两种方式, 即字节方式和自动页写入 在对 EEPROM 编程时, 可以在线操作 第 7 部分中断系统 一 判断题 1 内部中断的优先权总是高于外部中断 2 两片 8259A 级连后可管理 16 级中断 A 所管理的中断源中, 优先级低的中断源不可能中断优先级高的中断服务子程序 4 若 8259A 中断屏蔽字 OCW1 为 00H, 则 8259A 所管理的 8 级中断全被屏蔽 5 只要 8259A 所管理的中断源没有被屏蔽, 则任何中断源的中断请求都能得到 CPU 的响应和服务 6 在 8259A 特殊完全嵌套方式中, 同级的中断可实现嵌套 7 中断响应时,8086 会自动输出两个总线周期的 INTA 信号 88259A 只能管理可屏蔽中断, 而不能管理非屏蔽中断 9 当运算产生溢出时, 只是用 STI 关闭呀中断, 不会产生溢出中断 二 单项选择题 1CPU 响应 INTR 引脚上来的中断请求的条件之一是 A)IF=0 B)IF=1 C)TF=0 D)TF=1 2 断点中断的中断类型码是 A)1 B)2 C)3 D)4 3 在 PC/XT 机中键盘的中断类型码是 09H, 则键盘中断矢量存储在 A)36H~39H B)24H~27H C)18H~21H D)18H~1BH 43 片 8259A 级联起来, 可管理级中断 A)24 B)23 C)22 D)20 E)16 F)15

18 5 若 8259A 工作在优先级自动循环方式, 则 IRQ4 的中断请求被响应并且服务完毕后, 优先权最高的中断 源是 A)IRQ3 B)IRQ5 C)IRQ0 D)IRQ4 6PC/XT 机中若对从片 8259A 写入的 ICW2 是 70H, 则该 8259A 芯片的 IRQ6 的中断类型码是 7PC/XT 机中若对从片 8259A 写入的 ICW2 是 70H, 则该 8259A 芯片的 IRQ5 的中断矢量存储的地址是 A)75H B)280H C)300H D)1D4H 8 当向 8259A 写入的操作命令字 OCW2 为 时, 将结束 的中断服务 A)IRQ0 B)IRQ1 C)IRQ2 D)IRQ3 E)IRQ4 F)IRQ5 G)IRQ6 H)IRQ 中断系统中优先级最低的的是 ( ) A 可屏蔽中断 B 不可屏蔽中断 C 单步中断 D 除法出错 10 若 8259A 工作在优先级自动循环方式, 则 IRQ4 的中断请求被响应并且服务完毕后, 优先级最高的中断 源是 ( ) AIRQ3 BIRQ5 CIRQ0 DIRQ 中断系统可以管理 ( ) 种中断 A16 B1K C256 D 中断向量表的大小为 ( ) 字节 A256 B1024 C2k D64k 13 软中断 INTn(n=10H~FFH) 的优先级排列原则是 ( ) An 值愈小级别越高 B 无优先级别 Cn 值愈大级别越高 D 随应用而定 14 两片 8259A 级联后可管理 ( ) 级中断 A15 B16 C32 D64 三 多项选择题 1PC/XT 机对 I/O 端口的寻址方式有 A) 端口直接寻址 B) 寄存器寻址 C) 基址寻址 D) 变址寻址 E) 寄存器相对寻址 F)DX 间接寻址 2PC 机在和 I/O 端口输入输出数据时,I/O 数据须经 传送 A)AL B)BL C)CL D)DL E)AX F)BX G)CX H)DX 3 在 PC 机工作过程中,8259A 所管理的中断源优先级将发生变化的工作方式有 A) 全嵌套工作方式 B) 特殊全嵌套方式 C) 优先级自动循环方式 D) 优先级特殊循环方式 4 写入 8259A 的 ICW1 为 13H, 则该 8259A 芯片的工作方式是 A) 上升沿触发中断请求 B) 仅高电平请求中断 C) 多片主从方式 D) 单片方式 E) 初始化写入 ICW4 F) 初始化不写入 ICW4 5 写入 8259A 的 ICW4 为 09H, 则该 8259A 芯片的工作方式是 A) 全嵌套 B) 采用 8086CPU C) 多片主从方式 D) 缓冲方式 E) 自动结束中断 F) 优先级自动循环 6 写入 PC/XT 机 8259A 芯片的操作命令字 OCW1 是 36H, 则被屏蔽的中断源是 A)IR0 B)IR1 C)IR2 D)IR3 E)IR4 F)IR5 G)IR6 H)IR7 7PC/XT 机的 CPU 在某个中断服务子程序中执行了如下的指令 :

19 STI MOV AL,68H OUT 20H,AL 后,CPU 可以接受并响应中断请求 四 填空题 1 中断矢量就是中断服务子程序的, 在内存中占有 个存储单元, 其中低地址存储单元存放的 是, 高地址存储单元存放的是 2 中断返回指令是, 该指令将堆栈中保存的断点弹出后依次装入 寄存器和 寄存器 中, 将堆栈中保存的标志装入 中 3CPU 响应 8259A 中断, 在 引脚上输出 个负脉冲, 在第 个负脉冲期间读入中断类型 码 4PC 机中当 8259A 工作在 方式和 方式时, 在中断返回前必须向 H 端口写入一条中断 结束指令 5PC/XT 机的中断矢量表放在从 H 地址单元到 地址单元, 总共有 个字节 6CPU 响应中断后将 寄存器入栈保存, 然后自动将 标志和 标志复位 若要实现中断嵌 套, 必须在中断服务子程序中执行一条 指令 五 简答题 1 试比较指令中断与子程序调用有什么异同 2 说明 AEOI 和 EOI 的区别, 一般 EOI 和特殊 EOI 的区别, 你认为它们各适合在什么情况下使用? 3 试说明类型码为 8H 的中断服务程序入口地址放在内存的什么地方, 具体放置形式如何 8086CPU 的外部中断引脚有 和 4 试说明一般中断系统的组成和功能 答 : 处理器内部应有中断请求信号的检测电路, 输出中断响应信号, 保存断点的逻辑, 转向中断处理程序的逻辑, 中断返回逻辑 系统中要有一中断控制器, 管理多个中断源, 提供处理机所需的中断处理信息 系统中请求中断处理的 I/O 接口电路要有提供中断请求信号及接收中断响应信号的逻辑 5 什么是中断类型码 中断向量 中断向量表? 在基于 8086/8088 的微机系统中, 中断类型码和中断向量之间有什么关系? 答 : 处理机可处理的每种中断的编号为中断类型码 中断向量是指中断处理程序的入口地址, 由处理机自动寻址 中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域 在 8086 系统中, 中断类型码乘 4 得到向量表的入口, 从此处读出 4 字节内容即为中断向量 6 什么是硬件中断和软件中断? 在 PC 机中两者的处理过程有什么不同? 答 : 硬件中断是通过中断请求线输入电信号来请求处理机进行中断服务 ; 软件中断是处理机内部识别并进行处理的中断过程 硬件中断一般是由中断控制器提供中断类型码, 处理机自动转向中断处理程序 ; 软件中断完全由处理机内部形成中断处理程序的入口地址并转向中断处理程序, 不需外部提供信息 7 试叙述基于 8086/8088 的微机系统处理硬件中断的过程

20 答 : 以 INTR 请求为例 当 8086 收到 INTR 的高电平信号时, 在当前指令执行完且 IF=1 的条件下,8086 在两个总线周期中分别发出 INTA# 有效信号 ; 在第二个 INTA# 期间,8086 收到中断源发来的一字节中断类型码 ;8086 完成保护现场的操作,CS IP 内容进入堆栈, 清除 IF TF;8086 将类型码乘 4 后得到中断向量入口地址, 从此地址开始读取 4 字节的中断处理程序的入口地址,8086 从此地址开始执行程序, 完成了 INTR 中断请求的响应过程 8 在 PC 机中如何使用 用户中断 入口请求中断和进行编程? 答 :PC 机中分配给用户使用的中断是 IRQ9, 经扩展插槽 B4 引出, 故把用户的中断请求线连接到 B4 上 在应用程序中, 利用 25H 号系统调用将中断服务程序的入口地址写入对应 0AH 类型中断对应的中断向量表中去 在应用程序中把主片 8259A D2 屏蔽位清 0, 把从片 8259A D1 屏蔽位清 0, 使主片的 IR2 从片的 IR1 可以输入中断请求 中断服务程序结束前向主片 8259A 发中断结束命令 应用程序结束之前对主片的 IR2 和从片的 IR1 进行屏蔽, 关闭用户中断请求 98259A 中断控制器的功能是什么? 答 :8259A 中断控制器可以接受 8 个中断请求输入并将它们寄存 对 8 个请求输入进行优先级判断, 裁决出最高优先级进行处理, 它可以支持多种优先级处理方式 8259A 可以对中断请求输入进行屏蔽, 阻止对其进行处理 8259A 支持多种中断结束方式 8259A 与微处理器连接方便, 可提供中断请求信号及发送中断类型码 8259A 可以进行级连以便形成多于 8 级输入的中断控制系统 A 初始化编程过程完成那些功能? 这些功能由那些 ICW 设定? 答 : 初始化编程用来确定 8259A 的工作方式 ICW1 确定 8259A 工作的环境 : 处理器类型 中断控制器是单片还是多片 请求信号的电特性 ICW2 用来指定 8 个中断请求的类型码 ICW3 在多片系统中确定主片与从片的连接关系 ICW4 用来确定中断处理的控制方法 : 中断结束方式 嵌套方式 数据线缓冲等 A 在初始化编程时设置为非中断自动结束方式, 中断服务程序编写时应注意什么? 答 : 在中断服务程序中, 在返回主程序之前按排一条一般中断结束命令指令,8259A 将 ISR 中最高优先级 位置 0, 结束该级中断处理以便为较低级别中断请求服务 A 的初始化命令字和操作命令字有什么区别? 它们分别对应于编程结构中那些内部寄存器? 答 :8259A 的工作方式通过微处理器向其写入初始化命令字来确定 初始化命令字分别装入 ICW1~ICW4 内部寄存器 8259A 在工作过程中, 微处理器通过向其写入操作命令字来控制它的工作过程 操作命令字分别装入 OCW1~OCW3 内部寄存器中 8259A 占用两个端口号, 不同的命令字对应不同的端口, 再加上命令字本身的特征位及加载的顺序就可以正确地把各种命令字写入对应的寄存器中 A 的中断屏蔽寄存器 IMR 与 8086 中断允许标志 IF 有什么区别? 答 :IF 是 8086 微处理器内部标志寄存器的一位, 若 IF=0,8086 就不响应外部可屏蔽中断请求 INTR 引线上的请求信号 8259A 有 8 个中断请求输入线,IMR 中的某位为 1, 就把对应这位的中断请求 IR 禁止掉, 无法被 8259A 处理, 也无法向 8086 处理器产生 INTR 请求 14 若 8086 系统采用单片 8259A 中断控制器控制中断, 中断类型码给定为 20H, 中断源的请求线与 8259A 的 IR4 相连, 试问 : 对应该中断源的中断向量表入口地址是什么? 若中断服务程序入口地址为 4FE24H, 则对应该中断源的中断向量表内容是什么, 如何定位? 答 : 中断向量表入口地址为 :0 段的 0090H 地址 对应 4FE24H 中断服务程序入口, 在向量表中定位情况 : (0090H)=24H (0091H)=00H (0092H)=E0H (0093H)=4FH

21 15 按照如下要求对 8259A 设定初始化命令字 :8086 系统中只有一片 8259A, 中断请求信号使用电平触发方式, 全嵌套中断优先级, 数据总线无缓冲, 采用中断自动结束方式 中断类型码为 20H~27H,8259A 的端口地址为 B0H 和 B1H 答 :ICW1=1BH ( 送 B0H 端口 ),ICW2=20H ( 送 B1H 端口 ),ICW4=03H ( 送 B1H 端口 ) 16 比较中断与 DMA 两种传输方式的特点 答 : 中断方式下, 外设需与主机传输数据时要请求主给予中断服务, 中断当前主程序的执行, 自动转向对应的中断处理程序, 控制数据的传输, 过程始终是在处理器所执行的指令控制之下 直接存储器访问 (DMA) 方式下, 系统中有一个 DMA 控制器, 它是一个可驱动总线的主控部件 当外设与主存储器之间需要传输数据时, 外设向 DMA 控制器发出 DMA 请求,DMA 控制器向中央处理器发出总线请求, 取得总线控制权以后,DMA 控制器按照总线时序控制外设与存储器间的数据传输而不是通过指令来控制数据传输, 传输速度大大高于中断方式 第 8 部分人机接口技术 一 填空题 1 常用的软件识别按键的方法有 和 2 用 8255 的 PA 口和 PC 口的低 4 位接一个键盘阵列, 最多可识别 个按键 3 软件识别按键时, 当识别有键按下后所加的一段延时程序是为了 4 键盘一般可分为四个盘区, 它们是 和 5 声卡是实现 和 转换的硬件电路 6 常用的打印机除针打外, 还有 和 打印机 7 要显示真彩色, 屏幕上的每个象素要用 字节来表示, 这时所能表示的颜色种类多达 种 8LED 有 和 两种接法 9LCD 有 和 两种驱动方式 10 用一个共阴极接法八段数码管表示字符 6, 它的字形码应当是 二 选择题 1 用 8255 的 PA 口和 PC 口的低 4 位接一个键盘阵列, 最多可识别 ( ) 个按键 A6 B8 C16 D32 2LCD 显示器比 LED 显示器 ( ) A 费电 B 省电 C 亮度高 D 屏幕大 3 使 8 段 LED 显示器显示数字的编码称为 ( ) A 字形码 BASCII 码 C 区位码 DBCD 码 4 按键的抖动是由 ( ) 造成的 A 电压不稳定 B 电流不稳定 C 机械运动抖动和接触不稳定 D 按键速度太慢 问答题 : 1 简述行列式键盘矩阵的读入方法 答 : 将行线接输出口, 列线接输入口, 采用行扫描法, 先将某一行输出为低电平, 其它行输出为高电平, 用输入口来查询列线上的电平, 逐次读入列值, 如果行线上的值为 0 时, 列线上的值也为 0, 则表明有键按下 否则, 接着读入下一列, 直到找到该行有按下的键为止 如该行没有找到有键按下, 就按此方法逐行找下去, 直到扫描完全部的行和列

22 2LED 数码管显示器共阴极和共阳极的接法主要区别是什么? 答 :LED 数码管显示器共阴极的接法是发光二极管的阴极接地, 当数码管的笔划发光二极管的阳极为高电平时, 该笔划被点亮 共阳极的接法是发光二极管的阳极接高电平, 当数码管的笔划发光二极管的阴极为低电平时, 该笔划被点亮 总之, 主要区别在于 LED 数码管的接法和驱动笔划的数据电平的不同 3 试绘图说明 LED 数码管显示器的动态显示原理 答 : 在图中 LED 数码管是共阴极的, 总共可带动 8 位这样的 LED 数码管 动态驱动显示接口与静态驱动显示接口的一个明显特点是 : 动态驱动法将多位 LED 同名段的选择线都并联在一起, 即 8 位中的所有同名段 a 接在一起, 所有 b 段都接在一起, 这样只要一个 8 位的锁存器来控制段码 a,b,c,d,e,f,g 就够了 另外用一个锁存器来控制点亮的位 因此需要 2 个 8 位的 I/O 端口 由于所有位的位选择码是用一个 I/O 端口控制, 所有段的段选择码也是用一个 I/O 端口控制, 因此在每个瞬间,8 位 LED 只可能显示相同的字符 要想每位显示不同的字符, 必须要采用扫描的显示方式 即在每一瞬间只能使某一位显示相应的字符, 在此瞬间, 由位选择控制的 I/O 端口在要显示的位上送入选通电平 ( 共阴极接法送入低电平, 共阳极接法送入高电平 ), 以保证让该位显示字符 ; 再由段选择控制的 I/O 端口输出相应字符的段选择码 如此循环下去, 使每一位都显示该位应显示的字符, 并保持延时一段时间, 然后再选中下一位, 利用发光显示器的余辉及人眼的视觉暂留特点, 给人一种显示器同时被点亮的效果 段选择码, 位选择码在每送入一次后一般需要延时 1~5ms 时间 第 9 部分 A/D D/A 1 A/D 和 D/A 转换在微机应用中分别起什么作用? 答 : 在微机应用中 A/D 转换器完成输入模拟量到数字量的转换, 供微机采集数据 D/A 转换器完成微机输出数字量到模拟量的转换, 实现微机控制 2D/A 转换器和微机接口中的关键问题是什么? 对不同的 D/A 芯片应采用何种方法连接? 答 :D/A 转换器和微机接口时主要注意两点 : 第一要了解所选用的 D/A 转换器本身是否带有数据锁存器, 如果芯片内部带有锁存器可以直接和 CPU 的数据总线相连接 ; 如果芯片内部不带有锁存器, 在接口电路中需要通过数据锁存器来连接 CPU 的数据总线和 D/A 转换器的数据线 第二是要注意 D/A 转换器的位数和所要连接的微机数据总线的位数是否一致 以便决定在需要加数据锁存器时, 加几级锁存器, 如果 CPU 的数据总线是 8 位, 使用的是大于 8 位的 D/A 转换器, 通常采用两级缓冲结构和 CPU 数据总线相连 3 什么叫 D/A 转换器的分辨率? 答 :D/A 转换器的分辨率指它所能分辨的最小输出电压与最大输出电压的比值 通常用 D/A 转换器输入数字 量的位数来表示 4 若一个 D/A 转换器的满量程 ( 对应于数字量 255) 为 10V 若是输出信号不希望从 0 增长到最大, 而是有 一个下限 20V, 增长到上限 80V 分别确定上下限所对应的数 10V 答 : 因为满量程为 10V, 则每一步的电压变化量为 256步 = 0039V/ 步 于是, 下限是 20V 0039V / 步 =513 步取 51, 即 33H 上限是 80V 0039V / 步 = 2051 步取 205, 即 CDH 5 DAC 与 8 位总线的微机接口相连接时, 如果采用带两级缓冲器的 DAC 芯片, 为什么有时要用三条输出指

23 令才能完成 10 位或 12 位的数据转换? 答 : 因为在使用内部不带数据寄存器的 DAC 时, 常常需要在 DAC 前面增加数据缓冲器, 用来锁存 CPU 通过数据总线发出的数字 如果总线为 8 位, 而 DAC 超过 8 位 ( 例如 10 位或 12 位 ) 时,CPU 必须分 2 次才能把控制数字送入数据缓冲器, 例如先送数据的低 8 位, 然后送剩下的高位, 因此需要执行 2 条输出指令 另外, 为了避免 DAC 在得到局部输入时, 其输出端输出并不是最后结果的模拟量, 通常采用 2 级数据缓存结构, 相应地 CPU 也需要再增加执行一次输出指令, 使在第一级缓冲器中锁存的数据经第二级缓冲器后能一次加到 DAC 输入端 第三条输出指令仅仅是使第二级缓冲器得到一个选通信号 6 已知某 DAC 的输入为 12 位二进制数, 满刻度输出电压 Vom=10V, 试求最小分辨率电压 VLSB 和分辨率 = 答 :12 位 D/A 的分辨率 2 n = log 答 : 1 1 = = 3 3 lg( ) ( ) = = 11 lg % 1 1 = Vom = 10 = V 12 最小分辨率电压 VLSB 已知某 DAC 的最小分辨电压 VLSB=5mV, 满刻度输出电压 Vom=10V, 试求该电路输入二进制数字量的位数 n 应是多少? n = = n 3 2 = A/D 转换器和微机接口中的关键问题有哪些? 答 : A/D 转换器和微机接口时的关键问题主要有 6 个 1 A/D 转换器输出和 CPU 的接口方式, 主要有 2 种连接方式 : 一种是 A/D 芯片输出端直接和系统总线相连 ; 另一种是 A/D 芯片输出端通过接口电路和总线相连 2 A/D 转换器的分辨率和微机数据总线的位数匹配 : 当 10 位以上的 A/D 转换器和 8 位数据总线连接时, 由于数据要按字节分时读出, 因此从 8 位数据线上需分 2 次来读取转换的数据 设计接口时, 数据寄存器要增加读写控制逻辑 3 A/D 转换的时间和 CPU 的时间配合问题 : 要注意 A/D 转换的启动方式, 通常启动信号分为电平控制启动和脉冲启动两种 其中又有不同的极性要求 还要注意转换后信号的处理 4A/D 的控制和状态信号 因为 A/D 转换器的控制和状态信号的类型与特征对接口有很大影响, 在设计时必须要注意分析控制和状态信号的使用条件 5 输入模拟电压的连接, 特别是多路模拟电压的切换控制 6 接地问题, 为了减轻数字信号脉冲对模拟信号的干扰, 数字地和模拟地要正确连接 9 A/D 转换器为什么要进行采样? 采样频率应根据什么选定? 答 : 因为被转换的模拟信号在时间上是连续的, 瞬时值有无限多个, 转换过程需要一定的时间, 不可能把每一个瞬时值都一一转换成模拟量 因此对连续变化的模拟量要按一定的规律和周期取出其中的某一瞬时值, 这个过程就是将模拟量离散化, 称之为采样, 采样以后用若干个离散的瞬时值来表示原来的模拟量 通常为了使 A/D 输出信号经过 D/A 还原后能更好地反映输入模拟信号的变化, 根据采样定理, 采样频率一般要高于或至少等于输入信号中最高频率分量的 2 倍, 就可以使被采样的信号能够代表原始的输入信号 在输入信号频率不是太高的实际应用中, 一般取采样频率为最高频率的 4~8 倍 10 若 ADC 输入模拟电压信号的最高频率位 20KHz, 取样频率的下限是多少? 完成一次 A/D 转换时间的上限 是多少? 答 : 取样频率的下限为 20kHZ 2=40 khz 完成一次转换的最长时间是 1 40kHZ = 0025ms

24 11 双积分式 ADC 电路中的计数器是十进制的, 最大计数容量 N=(1000)10, 时钟脉冲频率为 5KHz, 完成一次转换最长需要多少时间? 答 : 由于双积分式 A/D 的工作模式是固定时间正向积分 固定斜率反向积分 正向积分与反向积分的切换是由正向积分开始时计数器从 0 计数到计满后产生的溢出信号控制, 较高的反极性的基准电压进入积分器 VREF VI > 反向积分 ( 因为反向斜率值大于正向斜率值 RC RC, 一般反向积分时间要小于正向积分时间 ), 计数器再次从 0 开始计数, 直至反向积分至 0 时停止计数, 此时的计数值就是对应的输入量的变换数字量 因此完成一次转换的最长时间不大于 2 倍正向积分时间 ( 即计数器从 0 到计满时间的 2 倍 ) 在该题为 = 400ms 5kHZ