FLASH地址空间分配

Size: px

Start display at page:

Download "FLASH地址空间分配"

丽报蹇
4 years ago
Views:

1 2015 年 1 月成都申威科技有限责任公司成都市华府大道四段电子科大科技园 D22 栋 Building D22, National University Science and technology park, Section 4, Huafu Avenue, Chengdu

2 免责声明本文档仅提供阶段性信息, 所含内容可根据产品的实际情况随时更新, 恕不另行通知如因文档使用不当造成的直接或间接损失, 本公司不承担任何责任成都申威科技有限责任公司 Chengdu Sunway Technology Corporation Limited 地址 : 成都市华府大道四段电子科大科技园 D22 栋 Building D22, National University Science and technology park, Section 4, Huafu Avenue, Chengdu Mail:sales@swcpu.cn Tel : Fax: I 成都申威科技有限责任公司

3 阅读指南主要描述了申威处理器启动固件操作 FLASH 命令说明内存条参数定义显存参数定义 CPU 参数定义 Cache 配置说明核心时钟配置说明等内容 II 成都申威科技有限责任公司

4 文档修订文档名文档更新记录版本号 V1.0 创建人研发部创建日期版本更新版本号更新内容更新日期 V1.0 初稿技术支持可通过邮箱或问题反馈网站向我司提交产品使用的问题, 并获取技术支持售后服务邮箱 III 成都申威科技有限责任公司

5 目录 1 第一片 flash 地址空间分配第二片 flash 地址空间分配第一片 flash 中 config 地址空间分配第二片 flash 中 config 地址空间分配板号定义 SW CPU 对 FLASH 芯片的操作读 VENDOR ID 读, 可支持 1~256 字节读写, 最大一次写 256 字节, 可支持 1~256 字节写擦除读状态寄存器写使能内存条参数位置及定义显存内存条参数位置及定义 CPU 参数位置及定义实际 cache 配置值核心时钟配置 Cache Information CHIP_ID 定义 IV 成都申威科技有限责任公司

6 1 第一片 flash 地址空间分配商用芯片固件烧写命令 wflash-all-2f_new ; 第一片 flash 地址空间分配如下 : 文件地址固件 0x0~0x srom 0x300000~0x config 0x308000~0x 套片固件烧写命令 wflash-ich; 第一片 flash 地址空间分配如下 : 文件地址固件 0x0~0x config 0x308000~0x 成都申威科技有限责任公司

7 2 第二片 flash 地址空间分配基地址 :0x KB DIMM 条信息 0x000000~0x000fff 4KB CPU 信息 0x001000~0x001fff 4KB BIOS 与 BMC 通信信息 0x002000~0x002fff 4KB 显存 DIMM 条信息 0x003000~0x003fff 4KB 固件版本号 0x004000~0x00400f Srom 版本号 0x004010~0x004fff 40KB reserved 0x004100~0x00efff 4KB Config 文件 0x00f000~0x00ffff 64KB reserved 0x010000~0x01ffff 32KB Srom ( 网络引导 ) 0x020000~0x027fff 4KB Srom size 0x028000~0x028fff 348KB reserved 0x029000~0x07ffff 64KB HMCODE 0x080000~0x08ffff 448KB reserved 0x090000~0x0fffff 1.5MB BIOS 0x100000~0x27ffff 320KB BIOS( 双 CG) 0x280000~0x2cffff 192KB HMCODE( 双 CG) 0x2d0000~0x2fffff 1MB 出厂 BIOS( 目前 900KB) 0x300000~0x 成都申威科技有限责任公司

8 3 第一片 flash 中 config 地址空间分配 offset 0x0~0x3 0x4~0x8 0x9~0xc 内容初始 IP 地址初始 MAC 地址低 4 字节 SROM 的字节数 3 成都申威科技有限责任公司

9 4 第二片 flash 中 config 地址空间分配 0ffset 内容 0x0~0x3 BIOS 字节数 0x4~0x7 IP 地址 0x8~0xb MAC 地址低 4 字节 0xc 自引导选择参数 aa- 开机自引导 ; 其他值都不自引导 0xd IP 选择 55- 使用第二片 flash 中的 ip 0xe 板号 0xf Reserved 0x10~0x11 初始化核心数 F-4 核 ;FFFF-16 核 0x12 CPU 核心频率 2F 核心频率配置 0x13 存控频率 2F 存储控制器时钟配置 0x14 核心互联频率 0x15 CPU 的 TESTOUTSEL 默认为 1 0x16 选择温度配置方式 55- 从第二片 flash 读取, 否则使用固件中配置 0x17 高温 0x18 低温 4 成都申威科技有限责任公司

10 5 板号定义板号存放在第二片 flash 中的地址 :0xf00e 名称版号配置文件 ATX 01 config-atx.bin EEB 02 config-eeb.bin MicroATX 03 config-microatx.bin 中机 04 config-zj.bin 华中数控 05 config-hzsk.bin 防火墙 06 config-fhq.bin 迈普 07 config-mp.bin config-709.bin 套片 41 config_iochip.bin ATX_ICH C2 config_iochip_ich_flash.bin config_iochip_ich_tcm.bin 瘦客户机 C3 config-ich-tc-1.bin EEBV2 81 config-eebv2.bin 浪潮 (TJG) 82 config-tjg.bin 定名规则 :1. 使用新时钟芯片第 7 位定为 1 ; 套片第 6 位定为 1 ; 5 成都申威科技有限责任公司

11 6 SW CPU 对 FLASH 芯片的操作所有的操作都是通过对 0xc 和 0xc 这 2 个地址进行字节读 / 写实现 0xc 用于接收 CPU 发过来的命令包, 操作结果也是从该地址取出 0xc 是标志寄存器, 只有当 0xc 中的值为 0x1 时, 0xc 中的数据才是有效的命令包协议 : 字节 0 最终发给 flash 的命令长度,= 包总长 -2 字节 1 读出字节数,bit[7:4] 为 2 的幂,bit[3:0] 为正常计数 ; 比如要读出 256 字节, 则为 0x80 字节 2 命令, 读 vendor id:9f 字节 3 Flash 中地址偏移, 最高字节 4 Flash 中地址偏移字节 5 Flash 中地址偏移, 最低字节 6~n 写命令所带的数据 6.1 读 VENDOR ID 发送包字节 0 字节 1 字节 2 字节 3 字节 4 字节 5 返回命令包字节 0 字节 1 04h 02h 90h 00h 地址 bit[23:16] 00h 地址 bit[15:8] 00h 地址 bit[7:0] EFh manufactor id Device id 6.2 读, 可支持 1~256 字节读字节 0 0x04h 字节 1 0x80 ( 最大读出 256 字节 ) 字节 2 03h 字节 3 地址 bit[23:16] 字节 4 地址 bit[15:8] 字节 5 地址 bit[7:0] 回命令包字节 0 Data0 字节 1 Data1 6 成都申威科技有限责任公司

12 字节 255 Data 写, 最大一次写 256 字节, 可支持 1~256 字节写字节 0 0x80h,256 字节字节 1 0x00 字节 2 02h 字节 3 地址 bit[23:16] 字节 4 地址 bit[15:8] 字节 5 地址 bit[7:0] 字节 6 DATA0 字节 DATA 擦除 Sector erase(4kb) 字节 0 04h 字节 1 00h 字节 2 20h 字节 3 地址 bit[23:16] 字节 4 地址 bit[15:8] 字节 5 地址 bit[7:0] 32KB Block Erase 字节 0 04h 字节 1 00h 字节 2 52h 字节 3 地址 bit[23:16] 字节 4 地址 bit[15:8] 字节 5 地址 bit[7:0] 64KB Block Erase 字节 0 04h 字节 1 00h 字节 2 D8h 字节 3 地址 bit[23:16] 字节 4 地址 bit[15:8] 字节 5 地址 bit[7:0] 7 成都申威科技有限责任公司

13 6.5 读状态寄存器字节 0 字节 1 字节 2 返回命令包字节 0 01h 01h 05h 状态寄存器的值 6.6 写使能字节 0 01h 字节 1 00h 字节 2 06h 说明 : 每次做擦除和写操作之前都要先做写使能擦除操作后写之前要读状态寄存器, 确定擦除动作已经完成 8 成都申威科技有限责任公司

14 SPD 中的地址 Flash 中的地址 ( 按字节 ) 7 内存条参数位置及定义定义值 3 0x0 Module type Undefined 00h RDIMM (Registered Long DIMM) 01h UDIMM (Unbuffered Long DIMM) 02h SODIMM (Small Outline DIMM) 03h 4 0x1 SDRAM device 512Mb 01h density and banks 1Gb 02h 2Gb 03h 4Gb 04h 8 Gb 05h 16 Gb 06h 7 0x2 Module ranks and 1 Rank module using X8 chips 01h device DQ count 2 Rank module using X8 chips 09h 1 Rank module using X4 chips 00h 2 Rank module using X4 chips 08h 4 Rank module using X8 chips 19h 4 Rank module using X4chips 18h 1 Rank module using X16 chips 02h 2 Rank module using X16 chips 10h 8 0x3 ECC tag and 16bit 01h module memory 32bit 04h bus width 64bit (no parity) 03h 64bit + ECC (72bit) 0Bh 12 0x4 Minimum DDR3 400Mhz clock (800data rate) 14h SDRAM Cycle DDR3 533Mhz clock (1066data rate) 0Fh Time DDR3 667Mhz clock (1333data rate) 0Ch DDR3 800Mhz clock (1600data rate) 0Ah 63 0x5 Address Mapping Standard 00h from Edge Mirrored 01h Connector to DRAM 内存条容量计算 : 单片容量 *(128/ 位宽 /8)*rank 数 512Mb*2 ($1-1) *(128/(4*2 ($2&0x3) ) /8)*2 (($2>>3)&0x1) *2 (($2>>4)&0x1) 512Mb*2 ($1-1) *(128/(4*2 ($2&0x3) ) /8)=(1Gb<<$1)>> ($2&0x3) 9 成都申威科技有限责任公司

15 8 显存内存条参数位置及定义 SPD Flash 定义中的中的地址地址 ( 按字节 ) 3 0x0 Module type 4 0x1 SDRAM device density and banks 5 0x2 SDRAM Addressing 7 0x3 Module ranks and device DQ count 值 Undefined 00h RDIMM (Registered Long DIMM) 01h UDIMM (Unbuffered Long DIMM) 02h SODIMM (Small Outline DIMM) 03h 512Mb 01h 1Gb 02h 2Gb 03h 4Gb 04h 8 Gb 05h 16 Gb 06h 12 Row Address Bits,9 Column Address Bits 00h 12 Row Address Bits,10 Column Address Bits 01h 12 Row Address Bits,11 Column Address Bits 02h 12 Row Address Bits,12 Column Address Bits 03h 13 Row Address Bits,9 Column Address Bits 08h 13 Row Address Bits,10 Column Address Bits 09h 13 Row Address Bits,11 Column Address Bits 0ah 13 Row Address Bits,12 Column Address Bits 0bh 14 Row Address Bits,9 Column Address Bits 10h 14 Row Address Bits,10 Column Address Bits 11h 14 Row Address Bits,11 Column Address Bits 12h 14 Row Address Bits,12 Column Address Bits 13h 15 Row Address Bits,9 Column Address Bits 18h 15 Row Address Bits,10 Column Address Bits 19h 15 Row Address Bits,11 Column Address Bits 1ah 15 Row Address Bits,12 Column Address Bits 1bh 16 Row Address Bits,9 Column Address Bits 20h 16 Row Address Bits,10 Column Address Bits 21h 16 Row Address Bits,11 Column Address Bits 22h 16 Row Address Bits,12 Column Address Bits 23h 1 Rank module using X8 chips 01h 2 Rank module using X8 chips 09h 1 Rank module using X4 chips 00h 2 Rank module using X4 chips 08h 4 Rank module using X8 chips 19h 4 Rank module using X4chips 18h 10 成都申威科技有限责任公司

16 8 0x4 ECC tag and module memory bus width 12 0x5 SDRAM Minimum Cycle Time(tCKm in) 14,1 5 0x6,0x 7 CAS Latencies Supported 1 Rank module using X16 chips 02h 2 Rank module using X16 chips 10h 16bit 01h 32bit 04h 64bit (no parity) 03h 64bit + ECC (72bit) 0Bh Note1 63 0x8 Address Mapping from Edge Connector to DRAM Note1: Standard Mirrored 00h 01h 内存条容量计算 : 单片容量 *(128/ 位宽 /8)*rank 数 512Mb*2 ($1-1) *(128/(4*2 ($2&0x3) ) /8)*2 (($2>>3)&0x1) *2 (($2>>4)&0x1) 512Mb*2 ($1-1) *(128/(4*2 ($2&0x3) ) /8)=(1Gb<<$1)>> ($2&0x3) 11 成都申威科技有限责任公司

17 9 CPU 参数位置及定义 Flash 中的地定义值址 ( 按字节 ) 0x1000~0x10 CPU core online 0xffff, 每 bit 代表一个核心 01 0x1002 CPU frequency 见附录核心时钟配置 0x1003 Vendor id 0x1004 主板型号具体型号参见第五章板号定义 0x1005~0x10 reserved 0f 0x1010~ Cache 信息见附录 Cache Information 12 成都申威科技有限责任公司

18 10 实际 cache 配置值 L1 指令 cache 地址定义编码 0x1010~ 0x1013 单核 Size 8000h 32KB 0x1014 Operational Mode 01b Write Back 0x1015 Cache Level 0h L1 0x1016 Error Correction Type 04h Parity 0x1017 System Cache Type 03h Instruction 0x1018 Associativity 04h 2-way Set-Associative L1 数据 cache offset 定义编码 0x1020~ 0x1023 size 8000h 32KB 0x1024 Operational Mode 01b Write Back 0x1025 Cache Level 000b L1 0x1026 Error Correction Type 05h Single-bit ECC 0x1027 System Cache Type 04h Data 0x1028 Associativity 05h 4-way Set-Associative L2 offset 定义编码 0x1030~ 0x1033 单核 Size 80000h 512KB 0x1034 Operational Mode 01b Write Back 0x1035 Cache Level 001b L2 0x1036 Error Correction Type 05h Single-bit ECC 0x1037 System Cache Type 05h Unified 0x1038 Associativity 07h 8-way Set-Associative 13 成都申威科技有限责任公司

19 11 核心时钟配置 CFG_CORE X 分频 Y 分频 Z 分频 BW VCO 频输出频率 [4:0]_H 器器器率 (PLL 旁路 ) 成都申威科技有限责任公司

20 成都申威科技有限责任公司

21 12 Cache Information Size(byte) 定义编码 4 Maximum Cache Size 1 Operational Mode 00b Write Through 01b Write Back 10b Varies with Memory Address 11b Unknown 1 Cache Level 000b L1 001b L2 1 Error Correction Type 01h Other 02h Unknown 03h None 04h Parity 05h Single-bit ECC 06h Multi-bit ECC 1 01h Other 02h Unknown System Cache Type 03h Instruction 04h Data 1 Associativity 05h Unified 01h Other 02h Unknown 03h Direct Mapped 04h 2-way Set-Associative 05h 4-way Set-Associative 06h Fully Associative 07h 8-way Set-Associative 08h 16-way Set-Associative 09h 12-way Set-Associative 0Ah 24-way Set-Associative 0Bh 32-way Set-Associative 0Ch 48-way Set-Associative 0Dh 64-way Set-Associative 16 成都申威科技有限责任公司

22 13 CHIP_ID 定义在 CSR:IS_CTL 中,CHIP_ID 域 bit[8:3] 指示 SW1610 的 ID 号, 这个域共有 6 位, 具体定义如下 : 1)[5:4] 位 : 区分不同结构的芯片, 其中 01 指示 SW-2 系列, 10 : 指示是 SW-3 系列 ; 2)[3:2] 位 : 区分不同的工艺实现, 为 00 指示 65nm 工艺的实现, 为 01 指示 130nm 工艺的实现 ; 为 10 指示 45nm 工艺的实现 ;; 3)[1:0] 位 : 区分不同的流片, 为 00 指示第一次流片, 为 01 指示第二次流片, 如此类推 2D 的值为 0x13;2F 的值为 0x18, 放在主存 0x1000 中 17 成都申威科技有限责任公司

P4i45GL_GV-R50-CN.p65

P4i45GL_GV-R50-CN.p65 1 Main Advanced Security Power Boot Exit System Date System Time Floppy Drives IDE Devices BIOS Version Processor Type Processor Speed Cache Size Microcode Update Total Memory DDR1 DDR2 Dec 18 2003 Thu