逢 甲 大 學

益 老 年

不 易更 例 不 異 列 - I -

錄 錄 流 錄 六 來 錄 - II -

錄 錄 錄 錄 錄 錄 參 料 錄 - III -

料 讀 讀 錄 讀 數 錄 錄 錄 錄 錄 - IV -

錄 錄 行 錄 錄 錄 錄 讀 錄 錄 錄 讀 錄 錄 - V -

了 說 力 兩 了 - 1 -

列 邏 路 列 不 不 FLEX 10K Devices at a Glance Feature FLEX 10K Devices FLEX 10KE Devices PCI compliance 5.0-V PCI 3.3-V, 66-MHz, 64-bit PCI 33-MHz PCI Density up to 250,000 gates 10,000 to 100,000 gates 30,000 to 200,000 gates Memory support, including dual-port RAM FIFO RAM ROM Dual-port RAM FIFO RAM ROM Phase-locked loop (PLL) 1x, 2x clock multiplication Programmable delay User option 2.5-V, 3.3-V & 5.0-V device options 5.0 V 2.5 V MultiVolt I/O operation 5-V and 3.3-V V CCIO 5-V, 3.3-V, or 2.5-V V CCIO Advanced manufacturing process 0.42 µm 0.22 µm - 2 -

Feature UP2 Stratix EPF10K70RC240-4 EP1S10F780C6-ES LE 3744 10570 Total RAM bits(on-chip) 18432 920448 PLL 6 8 Flash memory 8M Bytes SRAM(static RAM) 1M Bytes SDRAM 16M Bytes Ethernet On-board Ethernet MAC/PHY device 7-segment LED display 2 2 LED 8 I/O pin 連 8 button 2 4 Compact Flash UART Two RS-232 DB9 serial ports Embedded Multipliers 48 Clock rate 25.175 MHz 50 MHz Memory support, including dual-port RAM PS/2 FIFO RAM ROM Dual-port RAM FIFO RAM ROM D-Sub 了 - 3 -

兩 都 裡 裡 粒不 兩 讀 讀 不 讀 不 列 Input Port Name Required Description data[] Yes 料 address[] Yes 讀 we Yes 1 inclock No clock outclock No 讀 clock Output Port Name Required Description q[] Yes 讀 料 兩 讀 兩 讀 讀 不 - 4 -

料 不 量 令 都 列 Input Port Name Required Description wren Yes data[] Yes 料 wraddress[] Yes wrclock No clockpositive-edge-triggered wrclken No clock rden No 讀 rdaddress[] Yes 讀 rdclock No 讀 clockpositive-edge-triggered rdclken No 讀 clock Output Port Name Required Description q[] Yes 讀 料 料 度 兩 參數 不 不 讀 來 不 說 - 5 -

令 兩 令 料都 Nios CPU Architecture Nios CPU Details 32-bit Nios CPU 16-bit Nios CPU Data bus size (bits) 32 16 ALU width (bits) 32 16 Internal register width (bits) 32 16 Address bus size (bits) 32 16 Instruction size (bits) 16 16 論 都 Register Groups In registers %r24-%r31 or %i0-%i7 Local registers %r16-%r23 or %L0-%L7 Out registers %r8-%r15 or %o0-%o7 Global registers %r0-%r7 or %g0-%g7 裡 都 來 - 6 -

裡 令來 - 7 -

理 令 理 令 - 8 -

令 來說 不 都 理 令讀 裡 兩 令 令 裡 來 令 令 裡 了 來 令 類 令 理 - 9 -

來 令 令 令 裡 令 令 令裡 立 - 10 -

讀 料 裡 料 數邏 理 兩 料 兩 讀 裡 - 11 -

NIOS CPU Flash memory Controller SRAM Controller Main system Avalon Bus VGA Controller Display_PIO Finish_pio Button_PIO PS/2 Keyboard Controller - 12 -

了 行 裡 行 來 來 量 數 料 料 兩 連 兩 連 狀 利 來 裡 令 行 - 13 -

流 錄 - 14 -

立 不 了 - 15 -

來 裡 都 來 便 邏 不 數 裡 不 都 數 參 不 裡 不 - 16 -

來 來 來 不 裡 - 17 -

不 行 了 浪 量 不 來 度 浪 不 - 18 -

令 裡 了 裡 狀 - 19 -

來 數 料 裡 了 路 度 來 裡 不 不 浪 - 20 -

料 令 量 量 行 裡 論 留 來 來 數 料 行 - 21 -

來 不 不 不 讀 讀 兩 讀 讀 兩 了 率 了 不 不 讀 來 - 22 -

裡 了 不 不 行 不 讀 狀 不 讀 了 不 讀 讀 讀 令 裡 裡 不 讀 狀 料 來 理 令 不 不 料 來 - 23 -

留 不 路 留 來 路 來說 理讀 讀 讀 兩 了 來 讀 讀 度 度 讀 - 24 -

料 了 理讀 理 不 讀 了 讀 讀 兩 讀 不 - 25 -

降 理讀 - 26 -

兩 讀 拉 來 行 兩 - 27 -

- 28 -

來 流 立 便 來 拉 拉 便 - 29 -

錄 來 流 立 令 令 流 錄 立 令 錄 來 都 錄 錄 - 30 -

錄 兩 令 數 錄 兩 都不 錄 兩 了 錄 行 列 令 參數 料 度 錄 度 - 31 -

來 錄 錄 錄 讀 - 32 -

錄 讀 讀 令 令 錄 錄 - 33 -

了 異 數 料 數 料 數 數 裡 數 數 數 數 錄 兩 不 率 異 量 異 數 度 異 - 34 -

數 兩 行 兩 都 率 令 率 狀 數 了 令 了 讀 令 數 令 數 了 了 數 數不 狀 兩 度 不 - 35 -

讀 令 料 度 令 兩 兩 數 料 料 來 行 率 論 料 度不 度 率降 狀 不 了 度 了 來 行 了 了 力不 不 率 不 狀 - 36 -

都 行 令 令 異 兩 了 令 令 令 了 - 37 -

裡 裡 令 來 論 數 - 38 -

六 來 不 參數 數 不 來 令 行 行 來 理 來 - 39 -

不 兩 不 來 說 不 不 不 了 留 了練 練 立 不了 立 什 拉 都 理 什 了 了 不 什 都不 什 說了 不 了 不 裡 了 了 了 來 來 - 40 -

了 了不 不 不 兩 來 兩 了 裡 不 來 了 什 裡 兩 兩 什 兩 來 了 不 來 了 理論 不 數 來 了 令 不 來 兩 了 來 不 來 都 不 - 41 -

來 來 不行 量 了 來 裡 兩 不 裡 不 了 了 行 料 說 都 弄 度 了 兩 都 讀 都 來了 讀 切 了 流不 不 流 了 了 了 不 來 不 不 了 來 料 料 - 42 -

令 不 料 來 了 零 度 了 都 行 不 行 不 不 讀 料 狀 兩 了 讀 料 連 讀 了 都 論 老 裡 令 來 料 令 不 兩 令不 理 令 連 錄 不良 來 路 度 不良 了 不 路 了 不 不 - 43 -

浪 不 行 了 來 路 裡 來 了 鍊 了練 了 了 了 連串 理 了 數 了 裡 理論 了 益 老 磊 - 44 -

錄 錄 - 45 -

錄 - 46 -

錄 錄 錄 錄 - 47 -

錄 錄 - 48 -

錄 - 49 -

錄 行 - 50 -

錄 錄 錄 - 51 -

錄 錄 讀 - 52 -

錄 錄 錄 - 53 -

錄 讀 錄 - 54 -

錄 Function name Input parameter Return value features and_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 參數 arg bit AND nand_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 行 and_reduce NOT or_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 參數 arg bit OR nor_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 行 or_reduce NOT xor_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 參數 arg bit XOR xnor_reduce arg : STD_LOGIC_VECTOR STD_LOGIC 行 xor_reduce NOT A_SRL arg shift bit 0 A_SLL arg shift bit 0 arg: std_logic_vector; shift: integer arg: std_logic_vector; shift: integer std_logic_vector std_logic_vector A_TOSTDLOGICVECTOR a: std_logic std_logic_vector std_logic std_logic_vector(0 DOWNTO 0) A_WE_StdLogic STD_LOGIC A_WE_StdUlogic STD_ULOGIC select_arg: boolean; then_arg: STD_LOGIC ; else_arg:std_logic select_arg: boolean; then_arg: STD_ULOGIC; else_arg:std_ulogic STD_LOGIC STD_ULOGIC - 55 -

A_WE_StdLogicVector select_arg: boolean; then_arg: STD_LOGIC_VECTOR; else_arg:std_logic_vector STD_LOGIC_VECTOR A_WE_StdUlogicVector select_arg: boolean; then_arg: STD_ULOGIC_VECTOR; else_arg:std_ulogic_vector STD_ULOGIC_VECTOR STD_LOGIC_VECTOR STD_ULOGIC_VECTOR Vector_To_Std_Logic vector: STD_LOGIC_VECTOR Std_Logic 參數 vector bit TO_STD_LOGIC arg : BOOLEAN STD_LOGIC BOOLEAN STD_LOGIC a_rep arg : STD_LOGIC; repeat : INTEGER STD_LOGIC_VECTOR arg repeat STD_LOGIC_VECTOR(repeat DOWNTO 0) bit 料 arg a_rep_vector arg repeat arg : STD_LOGIC_VECTOR; repeat : INTEGER STD_LOGIC_VECTOR Function name Input parameter Return value features - 56 -

參 料 - 57 -