CYUSB330x/CYUSB331x/CYUSB332x/CYUSB230x, HX3 USB 3.0 Hub

Transcription

1 请注意赛普拉斯已正式并入英飞凌科技公司 此封面页之后的文件标注有 赛普拉斯 的文件即该产品为此公司最初开发的 请注 意作为英飞凌产品组合的部分, 英飞凌将继续为新的及现有客户提供该产品 文件内容的连续性 事实是英飞凌提供如下产品作为英飞凌产品组合的部分不会带来对于此文件的任何 变更 未来的变更将在恰当的时候发生, 且任何变更将在历史页面记录 订购零件编号的连续性 英飞凌继续支持现有零件编号的使用 下单时请继续使用数据表中的订购零件编号

2 HX3 USB 3.0 集线器 概述 HX3 是符合 USB3.0 规范版本 1.0 的 USB 3.0 集线器的控制器系列 HX3 的所有端口上均支持超高速 (SS) 高速 (HS) 全速 (FS) 以及低速 (LS) 功能 它包含集成的终端电阻 上拉和下拉电阻, 并支持通过引脚设置 (pin-strap) 的各个配置选项, 以减低硬件系统的总材料清单 (BOM) HX3 同时含有下面的赛普拉斯专有特性 : Shared Link : 使能嵌入式应用中板上连接的额外下行 (DS) 端口 Ghost Charge : 当上行 (US) 端口未连接主机时, 可以让连接至下行 DS 端口的设备进行充电 HX3 USB 3.0 集线器 特性 USB 3.0 已认证的集线器, TID# , 最多支持四个与 USB 3.0 兼容的 DS 端口 所有端口都支持 SS(5 Gbps), 并与 HS(480 Mbps) FS (12 Mbps) 和 LS (1.5 Mbps) 相兼容 支持 SS 和 USB2.0 链路电源管理 (LPM) 专用的高速数据操作转换器 ( 多 TT) LED 状态指示灯 暂停 SS 和 USB 2.0 操作 Shared Link 作嵌入式应用 每个 DS 端口可以同时连接至一个嵌入式 SS 设备和一个可移除的 USB 2.0 设备 允许多达 8 个设备连接 增强电池充电 每个 DS 端口均符合 USB 电池充电 v1.2 (BC v1.2) 规范 Ghost Charge : 当 US 端口未连接主机时, 每个 DS 端口都可模拟专用充电端口 (DCP) 配件充电器适配器底座 (ACA-Dock): 可以给作为主机使用的智能手机或平板电脑 ( 与 BC v1.2 相兼容 ) 充电, 并允许进行同时数据传输 在所有的 DS 端口上都支持 Apple 设备充电 集成 ARM Cortex -M0 CPU 16 KB RAM 32 KB ROM 将 GPIO 配置为过电流保护 电源使能和 LED 使用 (a)i 2 C EEPROM 或 (b) 一个外部 I 2 C 主设备进行固件升级 支持供应商指令, 以实现 USB-I 2 C 桥接器 通过 USB 对连接至 HX3 的外部 ASSP 进行固件升级 通过 USB 对连接至 HX3 的 EEPROM 进行系统内编程 (ISP) 广泛的配置支持 用于下述功能的 Pin-strap 配置 : 供应商 ID (VID) 支持每个 DS 端口的充电 有效端口的数量 不可移除的器件数量 使能 DS 端口的组合或单独电源开关 电源开关极性选择 支持带有 efuse I 2 C EEPROM 或 I 2 C 从设备的自定义配置模式 SS 和 USB 2.0 PHY 参数 产品 ID (PID) /VID 制造商和产品字符串描述符 交换 DP/DM 信号作灵活的 PCB 路由 软件特性 Windows XP/Vista/7/8/8.1 的 Microsoft WHQL 认证 与 Mac OS 10.9 和 Linux 内核版本 3.11 相兼容 通过易于使用的赛普拉斯 Blaster Plus 软件工具自定义配置参数 灵活的封装选项 68 引脚 QFN ( mm) 88 引脚 QFN ( mm) 100 球型焊盘 BGA ( mm) 工业温度范围 (-40 C 到 +85 C) 赛普拉斯半导体公司 198 Champion Court San Jose, CA 文档编号 : 版本 *E 修订日期 April 30, 2019

3 框图 US Port DP DM SSRxP/M SSTxP/M VBUS USB 2.0 SS USB 2.0 PHY SS PHY VBUS Detect ARM Cortex-M0 RAM ROM USB 2.0 Controller PHY Interface US Port Control Routing SS Controller I2C I2C_DATA I2C_CLK Hub Controller Hub Controller 3.3 V Repeater Four Transaction Translators US Buffers DS Buffers PLL 1.2 V 26 MHz Routing Logic Buffer and Routing Logic USB 2.0 PHY SS PHY Port Control USB 2.0 PHY SS PHY Port Control USB 2.0 PHY SS PHY Port Control USB 2.0 PHY SS PHY Port Control DP DM SSRxP/M SSTxP/M PWR OVR LED DP DM SSRxP/M SSTxP/M PWR OVR LED DP DM SSRxP/M SSTxP/M PWR OVR LED DP DM SSRxP/M SSTxP/M PWR OVR LED DS Port 1 DS Port 2 DS Port 3 DS Port 4 文档编号 : 版本 *E 页 2/43

4 目录 架构概述... 4 SS 集线控制器... 4 USB 2.0 集线控制器... 4 CPU... 4 I2C 接口...4 端口控制器... 4 应用... 4 HX3 产品选项... 5 产品特性... 6 Shared Link ( 共享链接 )... 6 Ghost Charge (Ghost 充电 )... 6 供应商指令支持... 7 ACA-Dock 支持... 7 引脚信息... 8 系统接口 上行端口 (US) 下行端口 (DS ) 通信接口 (I2C)...24 振荡器 通用输入 / 输出 (GPIO) 电源控制 复位 配置模式选择 配置选项 EMI ESD 最大绝对额定值 电气规范 直流电气特性 功耗 订购信息 订购代码定义 封装 封装图 缩略语 参考文档 文档规范 测量单位 芯片修订记录 标识方法 文档修订记录 销售 解决方案和法律信息 全球销售和设计支持 产品 PSoC 解决方案 赛普拉斯开发者社区 技术支持 文档编号 : 版本 *E 页 3/43

5 架构概述 第 2 页上的框图显示的是 HX3 架构 HX3 架构包括两个独立的集线器控制器 (SS 和 USB 2.0),Cortex-M0 CPU 子系统和 I 2 C 接口, 以及端口控制器模块 SS 集线控制器 该模块支持基于 USB 3.0 规范的 SS 集线器功能 SS 集线控制器支持 : SS 链接电源管理 (U0 U1 U2 U3 状态 ) 双工数据传输 USB 2.0 集线控制器 该模块支持 LS FS 和 HS 集线器功能 它包括中继器 帧计时器和四个数据传输转换器 USB2.0 集线控制器支持 : USB 2.0 链路电源管理 (L0 L1 L2 L3 状态 ) 暂停 恢复和远程唤醒信号 多个 TT ( 每 DS 端口一个 TT) CPU ARM Cortex-M0 CPU 子系统用于下面功能 : 系统配置和初始化 电池充电控制 USB-I 2 C 端口的供应商特定指令 支持字符串描述符 暂停状态指示灯 嵌入式系统中的 Shared Link 支持 I 2 C 接口 HX3 的 I 2 C 接口支持下列功能 : I 2 C 从设备 主设备和多主设备配置 外部 I 2 C 主设备在 I 2 C 从设备模式下配置 HX3 使用 I 2 C EEPROM 来配置 HX3 支持多主设备模式, 以便与其他 I 2 C 主设备共享 EEPROM 通过 HX3 US 端口对 I 2 C EEPROM 进行系统内编程 端口控制器 该端口控制器模块控制着下行端口电源, 以符合电池充电 (BC) 版本 1.2 和 USB 3.0 规范 该模块还控制着 ACA-Dock 模式中的上行端口电源 在芯片内执行外部电源开关的信号控制 上电时, HX3 控制外部电源开关, 以降低电涌 端口控制器模块支持 : 过电流检测 每个 DS 端口的 USB2.0 和 SS 端口指示灯 组合和单独的电源控制模式 基于有效端口的自动端口编号 应用 独立集线器 PC 和平板电脑主板 基座 手持设备支架 监视器 数字电视 机顶盒 打印机 文档编号 : 版本 *E 页 4/43

6 HX3 产品选项 表 1. HX3 产品选项 特性 CYUSB3302 CYUSB3304 CYUSB3312 CYUSB3314 CYUSB3324 CYUSB3326 CYUSB3328 CYUSB2302 CYUSB2304 下行 (DS) 端口数量 2 (USB 3.0) 4 (USB 3.0) 2 (USB 3.0) 4 (USB 3.0) 4 (USB 3.0) 6 (2 USB SS 2 USB 2.0) 8 (4 SS 4 USB 2.0) 2 (USB 2.0) 4 (USB 2.0) Shared Link ( 共享链接 ) 端口数量 [1] BC v1.2 有 有 有 有 有 有 有 有 有 ACA-Dock 无 无 无 无 有 无 有 无 无 外部电源开关控制 组合 组合 单独和组合 单独和组合 单独和组合 单独 单独 单独 单独 支持引脚配置 (Pin-Strap) 无 无 有 有 有 有 有 无 无 I 2 C 有 有 有 有 有 有 有 有 有 供应商指令 有 有 有 有 有 有 有 有 有 端口指示灯 无 无 有 有 有 无 无 无 无 封装 温度范围 68 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 68 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 88 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 88 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 88 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 注释 : 1. DS1 和 DS2 都是共享链接端口 2. BGA 工业级封装有效功耗仅限于 1 W 有关功耗的计算, 请参考第 33 页上的表 引脚 QFN 100 球型焊盘 BGA 工业级和商业级 88 引脚 QFN 100 球型焊盘 BGA 工业级 ( 仅限于 88-pin QFN) 和商业级 68 引脚 QFN, 100 球型焊盘 BGA 工业级和商业级 68 引脚 QFN, 100 球型焊盘 BGA 工业级和商业级 文档编号 : 版本 *E 页 5/43

7 产品特性 Shared Link ( 共享链接 ) 图 1. 笔记本电脑中 Shared Link 的应用 Example: Shared Link Provides Six USB Ports in a Notebook USB 3.0 Port Split Into SS Port and Standard USB 2.0 Port Notebook PC Motherboard SS (internal) USB 3.0 Camera USB 2.0 WiFi Module 4 USB Standard USB 2.0 Port USB PC Chipset USB 3.0 Host 6 US USB 3.0 SS (internal) DS4 HX3 DS3 6 4 USB 3.0 Card Reader DS1 DS USB 3.0 USB 3.0 USB 2.0 Internal SS Port SSRX- SSRX+ SSTX+ SSTX- USB HX3 3.0 Port D+ D- Shared Link ( 共享链接 ) 是赛普拉斯专有的特性, 能够将一个 USB 3.0 端口分成一个嵌入式 SS 端口和一个标准的 USB 2.0 端口 在 Shared Link 模式下, 通过四个端口的 USB 3.0 集线器可以使用多达八个 DS 端口 例如, 如果其中一个 DS 端口被连接至嵌入式 SS 器件 ( 如 USB3.0 摄像机 ), HX3 允许系统设计师再用该特定端口连接至标准的 USB 2.0 端口, 图 1 显示了如何在应用中使用 Shared Link 图 2. Shared Link 中的 DS 端口 VBUS 控制 SuperSpeed PHY HX3 USB 3.0 DS Port USB 2.0 PHY DSx_PWREN 是 HX3 产生的另一个输出信号 该信号能控制可移除 USB 2.0 器件的 VBUS 例如, 当发生过电流条件时, DSx_PWREN 将关闭端口电源 Ghost Charge (Ghost 充电 ) Ghost Charge 是赛普拉斯的专有特性 当 US 端口尚未连接至主机时, 可通过该特性给 DS 端口上的 USB 器件充电 例如, 在带 HX3 的基座中 ( 如图 3 所示 ), 当移除笔记本电脑时,HX3 将通过模仿专用充电端口 (DCP) 给 DS 端口上连接的手机充电 图 3. Ghost Charge (Ghost 充电 ) Power to Smartphone (HX3 s Downstream Port) VBUS DSx_VBUSEN_SL SSRXP/M SSTXP/M DP DM DSx_PWREN VBUS HX3 USB Cable Embedded SuperSpeed Device Removable USB 2.0 Device Notebook PC Undocked 在 Shared Link 模式下, 需要分别对可移除 USB 2.0 器件和嵌入式 SS 器件进行独立的 VBUS 控制 图 2 显示了 VBUS 控制实现 要想避免嵌入式 SS 器件返回 USB 2.0 操作状态, 会需要使用一个外部电源开关 该开关由 HX3 控制, 并产生一个名称为 DSx_VBUSEN_SL 的输出信号 该信号控制嵌入式器件的 VBUS Charge a smartphone without docking the notebook 文档编号 : 版本 *E 页 6/43

8 当断开 US 端口和主机间的连接时, HX3 将检测是否有任何 DS 端口连接至要求充电的器件 从而, 可以确定充电方法, 然后根据所检测到的充电规范 ( 如图 4 所述 ) 来切换为相应的信号 集线器将通过连接 DP 和 DM ( 请查阅 BC v1.2 规范 ) 来模拟与 USB 兼容的专用充电端口或模拟支持专有充电规范的其它端口 Other Charging Scheme DP 图 4. HX3 中的 Ghost Charge 执行 Charging Scheme Detector HX3 DS PORT DM BC v1.2 Scheme DSx_PWREN 5 V Power Switch VBUS DSx_OVRCURR ACA-Dock 支持 在传统的 USB 拓扑结构中, 主机通过提供 VBUS 来使能并给已连接的器件进行充电 但在 OTG 主机中,VBUS 将由 ACA-Dock 提供, 进而提供给主机充电的另一个方法 HX3 通过集成适配器控制器的功能来支持 ACA-Dock 标准 ( 更多信息, 请查看 BC v1.2 规范 ) 图 5 显示了 ACA-Dock 系统 如果使能了 ACA-Dock 特性,HX3 将打开外部电源开关, 以在 US 端口上驱动 VBUS 为了通知 OTG 主机已被连接至 ACA-Dock, 将通过电阻 RID_A 将 ID 引脚连接至地, [3] 如图 5 所示 使用第 24 页上的配置选项, 可以禁用 ACA-Dock 特性 例如, 与 BC v1.2 相兼容的手机 ( 如 Sony Xperia(neo V)) 可通过基座连接至基于 HX3 的 ACA-Dock 系统 手机作为 OTG 主机使用, 且 ACA-Dock 在给连接至 US 端口的手机充电的同时, 也给四个 DS 端口供电 图 5. ACA-Dock 支持 VBUS Power Source 5 V Wall Charger Detector Battery Charger Power Switch US_PWREN HX3 USB Battery-Powered Device 默认情况下 Ghost Charge 特性被使能, 并且可以使用配置来禁用它 请参考第 24 页上的配置选项 供应商指令支持 HX3 支持供应商特定要求, 并为供应商特定设备进行枚举 供应商特定要求可用于 (a) 连接 USB 和 I 2 C 以及 (b) 配置 HX3 在下面应用中可以使用该特性 : VBUS To US OTG Enabled Device ID RID_A Micro A Plug VBUS PCB 通过 USB 对连接至 HX3 的外部 ASSP 进行固件升级 通过 USB 对连接至 HX3 的 EEPROM 进行系统内编程 (ISP) 注释 : 3. BC v1.2 规范推荐将 RID_A 值设置为 124 kω, 但是有些便携式器件使用自定义的 RID_A 值 文档编号 : 版本 *E 页 7/43

9 引脚信息 图 6. HX3 68 引脚 QFN 2 端口引脚分布 DS1_RXP 2 50 DS1_RXM DS1_TXM 5 47 DS1_TXP DS2_RXP 8 44 DS2_RXM Pin QFN DS2_TXM DS2_TXP GND VBUS_DS VDD_EFUSE SUSPEND RESERVED1 RESERVED2 MODE_SEL[0] MODE_SEL[1] RREF_SS VDD_IO PWR_EN OVRCURR RESETN I2C_CLK I2C_DATA AVDD33 DS2_DM DS2_DP AVDD33 DS1_DP DS1_DM US_DM US_DP AVDD33 XTL_IN XTL_OUT RREF_USB2 AVDD33 US_TXM US_TXP US_RXM US_RXP VBUS_US 文档编号 : 版本 *E 页 8/43

10 图 7. HX3 68 引脚 QFN 4 端口的引脚分布 DS1_RXP 2 50 DS1_RXM DS1_TXM 5 47 DS1_TXP DS2_RXP 8 44 DS2_RXM Pin QFN DS2_TXM DS2_TXP GND DS3_TXM DS3_TXP DS3_RXM DS3_RXP VBUS_DS VDD_EFUSE SUSPEND RESERVED1 RESERVED2 MODE_SEL[0] MODE_SEL[1] RREF_SS VDD_IO PWR_EN OVRCURR RESETN I2C_CLK I2C_DATA DS4_DM DS4_DP AVDD33 DS3_DP DS3_DM DS2_DM DS2_DP AVDD33 DS1_DP DS1_DM US_DM US_DP AVDD33 XTL_IN XTL_OUT RREF_USB2 AVDD33 US_TXM US_TXP US_RXM US_RXP DS4_TXP DS4_TXM DS4_RXM DS4_RXP VBUS_US 文档编号 : 版本 *E 页 9/43

11 图 8. CYUSB3302 的 HX3 100 球型焊盘 BGA 封装的引脚分布 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 AVDD33 DS2_DM DS2_DP AVDD33 US_DM US_DP B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 VDD_IO VSS AVDD33 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 US_TXM VSS DS1_DP DS1_DM DS1_RXM D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 US_TXP VSS VSS VSS DS1_RXP E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 RREF_US B2 XTL_IN XTL_OUT VDD_IO DS1_TXM VSS F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 US_RXM VSS AVDD33 MODE_SE L[1] OVRCUR R RESETN DS1_TXP DS2_RXP G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 US_RXP VBUS_DS SUSPEND RESERVE D1 MODE_SE L[0] VDD_IO PWR_EN I2C_DATA VSS DS2_RXM H1 H2 H3 H4 H5 H6 H7 H8 H9 H10 VBUS_US VDD_EFU SE RESERVE D2 RREF_SS VSS DS2_TXM DS2_TXP J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 VSS VSS GPIO I2C_CLK VSS K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 文档编号 : 版本 *E 页 10/43

12 图 9. CYUSB3304 的 HX3 100 球型焊盘 BGA 封装的引脚分布 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 DS4_DM DS4_DP AVDD33 DS2_DM DS2_DP AVDD33 US_DM US_DP B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 VDD_IO VSS AVDD33 C1 C2 C3 C4 C5 C6 C7 C8 C9 10 US_TXM DS3_DP DS3_DM VSS DS1_DP DS1_DM DS1_RXM D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 US_TXP VSS VSS VSS DS1_RXP E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 RREF_US B2 XTL_IN XTL_OUT VDD_IO DS1_TXM VSS F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 US_RXM VSS AVDD33 MODE_SE L[1] OVRCUR R RESETN DS1_TXP DS2_RXP G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 US_RXP VBUS_DS SUSPEND RESERVE D1 MODE_SE L[0] VDD_IO PWR_EN I2C_DATA VSS DS2_RXM H1 H2 H3 H4 H5 H6 H7 H8 H9 H10 VBUS_US VDD_EFU SE RESERVE D2 RREF_SS VSS DS2_TXM DS2_TXP J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 VSS VSS GPIO I2C_CLK VSS DS3_RXM K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 DS4_TXP DS4_TXM DS4_RXP DS4_RXM DS3_TXP DS3_TXM DS3_RXP 文档编号 : 版本 *E 页 11/43

13 表 2. CYUSB330X 的 68 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 引脚名称 CYUSB3302 CYUSB3304 类型 68-QFN 的引脚编号 100-BGA 的球星焊盘编号 说明 US 端口 US_RXP I 9 G1 超高速接收正极 US_RXM I 8 F1 超高速接收负极 US_TXP O 6 D1 超高速发送正极 US_TXM O 5 C1 超高速发送负极 US_DP I/O 57 A9 USB 2.0 数据正极 US_DM I/O 58 A8 USB 2.0 数据负极 DS1 端口 DS1_RXP I 51 D10 超高速接收正极 DS1_RXM I 50 C10 超高速接收负极 DS1_TXP O 47 F8 超高速发送正极 DS1_TXM O 48 E8 超高速发送负极 DS1_DP I/O 60 C7 USB 2.0 数据正极 DS1_DM I/O 59 C8 USB 2.0 数据负极 DS2 端口 DS2_RXP I 45 F10 超高速接收正极 DS2_RXM I 44 G10 超高速接收负极 DS2_TXP O 41 H8 超高速发送正极 DS2_TXM O 42 H7 超高速发送负极 DS2_DP I/O 62 A6 USB 2.0 数据正极 DS2_DM I/O 63 A5 USB 2.0 数据负极 DS3 端口 DS3_RXP I 35 K10 超高速接收正极 DS3_RXM I 36 J10 超高速接收负极 DS3_TXP O 38 K7 超高速发送正极 DS3_TXM O 39 K8 超高速发送负极 DS3_DP I/O 65 C4 USB 2.0 数据正极 DS3_DM I/O 64 C5 USB 2.0 数据负极 DS4 端口 DS4_RXP I 15 K4 超高速接收正极 DS4_RXM I 14 K5 超高速接收负极 DS4_TXP O 11 K1 超高速发送正极 DS4_TXM O 12 K2 超高速发送负极 DS4_DP I/O 67 A3 USB 2.0 数据正极 DS4_DM I/O 68 A2 USB 2.0 数据负极 OVRCURR I 30 F6 组合的过电流输入 PWR_EN I/O 29 G7 组合的电源使能输出 I/O 25 NA 文档编号 : 版本 *E 页 12/43

14 表 2. CYUSB330X 的 68 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 ( 续 ) 引脚名称 CYUSB3302 CYUSB3304 类型 RESERVED1 I/O 21 G4 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 RESERVED2 I 22 H4 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 模式选择 时钟和复位 MODE_SEL[0] I 23 G5 器件操作模式选择位 0 ; 请参考第 24 页上的表 5 MODE_SEL[1] I 24 F4 器件操作模式选择位 1 ; 请参考第 24 页上的表 5 XTL_OUT A 54 E6 晶体输出 XTL_IN A 55 E5 晶体输入 RESETN I 31 F7 低电平有效复位输入 I2C_CLK I/O 32 J6 I 2 C 时钟 I2C_DATA I/O 33 G8 I 2 C 数据 SUSPEND I/O 20 G3 集线器暂停的状态指示灯 SS 和 USB 2.0 集线器均处于暂停状态时, 将激活该引脚 如果这两个集线器中的任何一个退出暂停状态时, 则会取消激活该引脚 电源与接地 VDD_EFUSE PWR 19 H3 PWR GND PWR A10 C9 F H1 H10 J2 1.2 V 模拟电源 B5 C6 D5 D7 D9 E9 GND 引脚 F2 G9 H6 J1 J3 J9 正常操作时, 其电压为 1.2 V ; 进行编程时则为 2.5 V 用户应将该引脚连接到 1.2 V PWR B10 D4 D D8 E1 E V 内核电源 49 F5 K3 K9 VBUS _US PWR 17 H2 该引脚从 US 端口连接到 VBUS VBUS_DS PWR 18 G2 AVDD33 PWR 68-QFN 的引脚编号 BGA 的球星焊盘编号 A4 A7 B6 F3 该引脚用于给苹果公司充电电路供电 测试 BC v1.2 的合规性时, 请将引脚接地 (GND) 正常操作时, 将引脚连接至 5 V 的本地电源 3.3 V 模拟电源 VDD_IO PWR 28 B4 E7 G6 3.3 V I/O 电源 RREF_USB2 A 2 E2 RREF_SS A 26 H5 USB 高精度电阻 说明 将引脚连接至高精度电阻 (6.04 k ±1%), 从而为 USB 2.0 PHY 生成电流参考 将引脚连接至高精度电阻 (200 ±1%), 以校准 SS PHY 终端阻抗 注释 : 4. 这些引脚是 请勿使用 (DNU), 因此它们必须处于悬空状态 文档编号 : 版本 *E 页 13/43

15 表 3. CYUSB230X 的 68 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 引脚名称 CYUSB2302 CYUSB2304 类型 68-QFN 的引脚编号 100-BGA 的球星焊盘编号 说明 US 端口 I 9 G1 I 8 F1 O 6 D1 O 5 C1 US_DP I/O 57 A9 USB 2.0 数据正级 US_DM I/O 58 A8 USB 2.0 数据负级 DS2 端口 I 51 D10 I 50 C10 O 47 F8 O 48 E8 DS1_DP I/O 60 C7 USB 2.0 数据正级 DS1_DM I/O 59 C8 USB 2.0 数据负级 DS2 端口 I 45 F10 I 44 G10 O 41 H8 O 42 H7 DS2_DP I/O 62 A6 USB 2.0 数据正级 DS2_DM I/O 63 A5 USB 2.0 数据负级 DS3 端口 I 35 K10 I 36 J10 O 38 K7 O 39 K8 DS3_DP I/O 65 C4 USB 2.0 数据正级 DS3_DM I/O 64 C5 USB 2.0 数据负级 DS4 端口 I 15 K4 I 14 K5 O 11 K1 O 12 K2 DS4_DP I/O 67 A3 USB 2.0 数据正级 DS4_DM I/O 68 A2 USB 2.0 数据负级 OVRCURR I 30 F6 单独模式的过电流检测输入 PWR_EN I/O 29 G7 单独模式的电源使能输出 I/O 25 NA 文档编号 : 版本 *E 页 14/43

16 表 3. CYUSB230X 的 68 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 ( 续 ) 引脚名称 CYUSB2302 CYUSB2304 RESERVED1 I/O 21 G4 必须使用连结至 VDD_IO 的 10 KΩ 电阻将该引脚上拉为高电平 RESERVED2 I 22 H4 必须使用连结至 VDD_IO 的 10 KΩ 电阻将该引脚上拉为高电平 模式选择, 时钟及复位 MODE_SEL[0] I 23 G5 器件操作模式选择位 0 ; 请参考第 24 页上的表 5 MODE_SEL[1] I 24 F4 器件操作模式选择位 1 ; 请参考第 24 页上的表 5 XTL_OUT A 54 E6 晶电输出 XTL_IN A 55 E5 晶电输入 RESETN I 31 F7 低电平有效复位输入 I2C_CLK I/O 32 J6 I 2 C 时钟 I2C_DATA I/O 33 G8 I 2 C 数据 SUSPEND I/O 20 G3 集线器暂停的状态指示灯 SS 和 USB 2.0 集线器均处于暂停状态时, 将激活该引脚 如果这两个集线器中的任何一个退出暂停状态时, 则会取消激活该引脚 电源与接地 VDD_EFUSE PWR 19 H3 PWR GND PWR A10 C9 F H1 H10 J2 1.2 V 模拟电源 B5 C6 D5 D7 D9 E9 GND 引脚 F2 G9 H6 J1 J3 J9 正常操作时, 其电压为 1.2 V ; 进行编程时则为 2.5 V 用户应将该引脚连接到 1.2 V PWR B10 D4 D D8 E1 E V 内核电源 49 F5 K3 K9 VBUS _US PWR 17 H2 该引脚从 US 端口连接到 VBUS VBUS_DS PWR 18 G2 AVDD33 类型 PWR 68-QFN 的引脚编号 BGA 的球星焊盘编号 A4 A7 B6 F3 该引脚用于给苹果公司充电电路供电 测试 BC v1.2 的合规性时, 请将该引脚接地 (GND) 正常操作时, 将引脚连接至 5 V 的本地电源 3.3 V 模拟电源 VDD_IO PWR 28 B4 E7 G6 3.3 V I/O 电源 RREF_USB2 A 2 E2 RREF_SS A 26 H5 USB 高精度电阻 说明 将引脚连接至高精度电阻 (6.04 kω ± 1%), 从而为 USB 2.0 PHY 生成电流参考 将引脚连接至高精度电阻 (200 Ω ± 1%), 从而为 SS PHY 生成电流参考 文档编号 : 版本 *E 页 15/43

17 图 10. HX3 88 引脚 QFN 2 端口的引脚分布 US_DM US_DP DS1_RXP 7 60 DS1_RXM DS1_TXM US_TXM DS1_TXP US_TXP Pin QFN US_RXM US_RXP US_PWREN US_OVRCURR DS2_DM DS2_DP DS1_DP DS1_DM DS2_OVRCURR DS1_AMBER DS1_GREEN DS1_LED_SS DS2_AMBER DS2_GREEN DS2_RXP DS2_RXM DS2_TXM DS2_TXP DS1_PWREN DS1_OVRCURR DS3_PWREN DS2_PWREN DS3_AMBER DS2_LED_SS DS3_OVRCURR DS3_GREEN DS3_LED_SS GND VBUS_DS VDD_EFUSE SUSPEND DS4_LED_SS RESERVED1 MODE_SEL[0] MODE_SEL[1] DS4_AMBER RREF_SS VDD_IO DS4_PWREN/PWR_EN4 DS4_OVRCURR RESETN I2C_CLK I2C_DATA DS4_GREEN VDD_IO AVDD33 AVDD33 AVDD33 XTL_IN XTL_OUT VDD_IO RREF_USB2 AVDD33 VBUS_US 文档编号 : 版本 *E 页 16/43

18 图 11. HX3 88 引脚 QFN 4 端口的引脚分布 US_DM US_DP DS1_RXP 7 60 DS1_RXM DS1_TXM US_TXM DS1_TXP US_TXP Pin QFN US_RXM US_RXP US_PWREN US_OVRCURR DS4_DM DS4_DP DS3_DP DS3_DM DS2_DM DS2_DP DS1_DP DS1_DM DS2_OVRCURR DS1_AMBER DS1_GREEN DS1_LED_SS DS2_AMBER DS2_GREEN DS2_RXP DS2_RXM DS2_TXM DS4_TXP DS2_TXP DS4_TXM DS3_TXM DS4_RXM DS3_TXP DS4_RXP DS3_RXM DS3_RXP DS1_PWREN DS1_OVRCURR DS3_PWREN DS2_PWREN DS3_AMBER DS2_LED_SS DS3_OVRCURR DS3_GREEN DS3_LED_SS GND VBUS_DS VDD_EFUSE SUSPEND DS4_LED_SS RESERVED1 MODE_SEL[0] MODE_SEL[1] DS4_AMBER RREF_SS VDD_IO DS4_PWREN/PWR_EN4 DS4_OVRCURR RESETN I2C_CLK I2C_DATA DS4_GREEN VDD_IO AVDD33 AVDD33 AVDD33 XTL_IN XTL_OUT VDD_IO RREF_USB2 AVDD33 VBUS_US 文档编号 : 版本 *E 页 17/43

19 图 12. CYUSB3312 的 HX3 100 球型焊盘 BGA 封装的引脚分布 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 DS3_PWR EN AVDD33 DS2_DM DS2_DP AVDD33 US_DM US_DP B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 DS2_OVR CURR DS2_PWR EN DS3_AMBE R VDD_IO VSS AVDD33 DS3_OVR CURR DS3_GREE N DS3_LED_ SS C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 US_TXM DS1_AMBE R DS2_LED_ SS VSS DS1_DP DS1_DM DS1_RXM D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 US_TXP DS1_LED_ SS DS1_GREE N VSS VSS VSS DS1_RXP E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 RREF_USB 2 DS2_GREE N DS2_AMBE R XTL_IN XTL_OUT VDD_IO DS1_TXM VSS F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 US_RXM VSS AVDD33 MODE_SE L[1] DS4_OVR CURR RESETN DS1_TXP DS2_RXP G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 US_RXP VBUS_DS SUSPEND RESERVE D1 MODE_SE L[0] VDD_IO DS4_PWR EN I2C_DATA VSS DS2_RXM H1 H2 H3 H4 H5 H6 H7 H8 H9 H10 VBUS_US VDD_EFUS E DS4_LED_ SS RREF_SS VSS DS2_TXM DS2_TXP DS4_GREE N J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 VSS VSS DS4_AMBE R US_PWRE N I2C_CLK DS1_PWR EN DS1_OVR CURR K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 US_OVRC URR VSS 文档编号 : 版本 *E 页 18/43

20 图 13. CYUSB3314 CYUSB332x 的 HX3 100 球型焊盘 BGA 封装的引脚分布 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 DS3_PWR EN DS4_DM DS4_DP AVDD33 DS2_DM DS2_DP AVDD33 US_DM US_DP B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 DS2_OVR CURR DS2_PWR EN DS3_AMB ER VDD_IO VSS AVDD33 DS3_OVR CURR DS3_GRE EN DS3_LED _SS C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 US_TXM DS1_AMB ER DS2_LED _SS DS3_DP DS3_DM VSS DS1_DP DS1_DM DS1_RXM D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 US_TXP DS1_LED _SS DS1_GRE EN VSS VSS VSS DS1_RXP E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 RREF_US B2 DS2_GRE EN DS2_AMB ER XTL_IN XTL_OUT VDD_IO DS1_TXM VSS F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 US_RXM VSS AVDD33 MODE_SE L[1] DS4_OVR CURR RESETN DS1_TXP DS2_RXP G1 G2 G3 G4 G5 G6 G7 G8 G9 G10 US_RXP VBUS_DS SUSPEND RESERVE D1 MODE_SE L[0] VDD_IO DS4_PWR EN I2C_DATA VSS DS2_RXM H1 H2 H3 H4 H5 H6 H7 H8 H9 H10 VBUS_US VDD_EFU SE DS4_LED _SS RREF_SS VSS DS2_TXM DS2_TXP DS4_GRE EN J1 J2 J3 J4 J5 J6 J7 J8 J9 J10 VSS VSS DS4_AMB ER US_PWR EN I2C_CLK DS1_PWR EN DS1_OVR CURR VSS DS3_RXM K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 DS4_TXP DS4_TXM DS4_RXP DS4_RXM US_OVRC DS3_TXP DS3_TXM DS3_RXP URR 文档编号 : 版本 *E 页 19/43

21 表 4. CYUSB331X 和 CYUSB332X 的 88 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 引脚名称 CYUSB3314 CYUSB3324 CYUSB3312 CYUSB3326 CYUSB3328 类型 引脚编号 球型焊盘编号 US 端口 US_RXP I 14 G1 超高速接收正极 US_RXM I 13 F1 超高速接收负极 US_TXP O 11 D1 超高速发送正极 US_TXM O 10 C1 超高速发送负极 US_DP I/O 71 A9 USB 2.0 数据正极 US_DM I/O 72 A8 USB 2.0 数据负极 US_OVRCURR I 39 K6 US_PWREN [5] I/O 31 J5 PWR_SW_POL [6] DS1 端口 DS1_RXP I 61 D10 超高速接收正极 DS1_RXM I 60 C10 超高速接收负极 DS1_TXP O 57 F8 超高速发送正极 DS1_TXM O 58 E8 超高速发送负极 DS1_DP I/O 74 C7 USB 2.0 数据正极 DS1_DM I/O 73 C8 USB 2.0 数据负极 DS1_OVRCURR I 42 J8 DS1 端口上的过电流检测输入 DS1_PWREN [5] I/O 38 J7 说明 CYUSB3324/3328: 在 ACA-Dock 模式下, US 端口上的过电流检测输入引脚 如果使用第 24 页上的配置选项禁用 ACA-Dock 模式, 必须通过连接至 VDD_IO 的 10 k 电阻来将该引脚上拉到高电平 对于其他器件型号 : 必须使用连接至 VDD_IO 的 10 k 电阻来将该引脚上拉为高电平 CYUSB3324/3328: 在 ACA-Dock 模式下, US 端口上的 VBUS 电源使能输出引脚 当采用第 24 页上的配置选项禁用 ACA-Dock 模式时, 如果 Pin-Strap 不被使能, 该引脚可以悬空 其他器件编号 : 如果 Pin-Strap ( 引脚编号 63) 不被使能, 该引脚可以悬空 在 Pin-Strap 配置模式下, 该引脚被称为 PWR_SW_POL DS1 端口上的 VBUS 电源使能输出 如果该端口被禁用, 则该引脚处于三态 DS1_CDP_EN [6] DS1_AMBER [5] ACA_DOCK [6] I/O 2 C2 DS1_VBUSEN_SL [5] I/O 3 D3 DS1_GREEN [5] PORT_DISABLE[0] [6] DS1_LED_SS [5] PORT_DISABLE[1] [6] I/O 4 D2 在 Pin-strap 配置模式下, 该引脚被称为 DS1_CDP_EN DS1 端口上的 LED_AMBER 输出在 Pin-strap 配置模式下, 该引脚被称为 ACA-DOCK CYUSB3312/3314/3324:DS1 端口的 LED_GREEN 输出 CYUSB3326/3328:SS 端口 1 上的 VBUS 电源使能输出在 Pin-strap 配置模式下, 该引脚被称为 PORT_DISABLE[0] DS1 端口上的 LED_SS 输出在 Pin-strap 配置模式下, 该引脚被称为 PORT_DISABLE[1] 注释 : 5. 通过使用自定义固件, 可以将该引脚配置为 GPIO 更多信息, 请联系 6. 有关 Pin-strap 配置的详细信息, 请参考第 25 页上的表 6 文档编号 : 版本 *E 页 20/43

22 表 4. CYUSB331X 和 CYUSB332X 的 88 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 ( 续 ) 引脚名称 CYUSB3314 CYUSB3324 CYUSB3312 CYUSB3326 CYUSB3328 类型 引脚编号 球型焊盘编号 DS2 端口 DS2_RXP I 55 F10 超高速接收正极 DS2_RXM I 54 G10 超高速接收负极 DS2_TXP O 51 H8 超高速发送正极 DS2_TXM O 52 H7 超高速发送负极 DS2_DP I/O 76 A6 USB 2.0 数据正极 DS2_DM I/O 77 A5 USB 2.0 数据负极 DS2_OVRCURR I 1 B1 DS2 端口上的过电流检测输入 DS2_PWREN [7] I/O 86 B2 说明 DS2 端口上的 VBUS 电源使能输出 如果该端口被禁用, 则该引脚处于三态 DS2_CDP_EN [8] 在 Pin-strap 配置模式下, 该引脚被称为 DS2_CDP_EN DS2_AMBER [7] I/O 5 E4 NON_REMOVABLE[0] [8] DS2_VBUSEN_SL [7] I/O 6 E3 DS2_GREEN [7] NON_REMOVABLE[1] [8] DS2_LED_SS [7] I/O 84 C3 PWR_EN_SEL [8] DS3 端口 DS3_RXP I 45 K10 超高速接收正极 DS3_RXM I 46 J10 超高速接收负极 DS3_TXP O 48 K7 超高速发送正极 DS3_TXM O 49 K8 超高速发送负极 DS3_DP I/O 79 C4 USB 2.0 数据正极 DS3_DM I/O 78 C5 USB 2.0 数据负极 DS3_OVRCURR I 65 B7 DS3_PWREN [7] I/O 87 A1 DS3_CDP_EN [8] DS2 端口上的 LED_AMBER 输出在 Pin-strap 配置模式下, 该引脚被称为 NON_REMOVABLE[0] CYUSB3312/3314/3324:DS2 端口上的 LED_GREEN 输出 CYUSB3326/3328:SS 端口 2 上的 VBUS 电源使能输出在 Pin-strap 配置模式下, 该引脚被称为 NON_REMOVABLE[1] DS2 端口上的 LED_SS 输出在 Pin-strap 配置模式下, 该引脚被称为 PWR_EN_SEL CYUSB3314/3324/3326/3328:DS3 端口的过电流检测输入对于 CYUSB3312: 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 DS3 端口上的 VBUS 电源使能输出 如果该端口被禁用, 则该引脚处于三态 在 Pin-strap 配置模式下, 该引脚被称为 DS3_CDP_EN DS3_AMBER I/O 85 B3 VID_SEL[2] [8] DS3 端口上的 LED_AMBER 输出 在 Pin-strap 配置模式下, 该引脚被称为 VID_SEL[2] 注释 : 7. 通过使用自定义固件, 可以将该引脚配置为 GPIO 更多信息, 请联系 8. 有关 Pin-strap 配置的详细信息, 请参考第 25 页上的表 6 文档编号 : 版本 *E 页 21/43

23 表 4. CYUSB331X 和 CYUSB332X 的 88 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 ( 续 ) 引脚名称 CYUSB3314 CYUSB3324 CYUSB3312 CYUSB3326 CYUSB3328 DS3_GREEN [9] DS3_VBUSEN_SL [9] VID_SEL[1] [10] I/O 64 B8 DS3_LED_SS [9] I/O 63 B9 PIN_STRAP [10] DS4 端口 DS4_RXP I 20 K4 超高速接收正极 DS4_RXM I 19 K5 超高速接收负极 DS4_TXP O 16 K1 超高速发送正极 DS4_TXM O 17 K2 超高速发送负极 DS4_DP I/O 81 A3 USB 2.0 数据正极 DS4_DM I/O 82 A2 USB 2.0 数据负极 DS4_OVRCURR I 36 F6 DS4_PWREN/PWR_EN4 DS4_CDP_EN [10] 类型 引脚编号 球型焊盘编号 I/O 35 G7 DS4_AMBER [9] I/O 30 J4 I2C_DEV_ID [10] DS4_VBUSEN_SL I/O 43 H9 DS4_GREEN [9] VID_SEL[0] [10] CYUSB3312/3314/3324:DS3 端口上的 LED_GREEN 输出 CYUSB3328:SS 端口 3 上的 VBUS 电源使能输出在 Pin-strap 配置模式下, 该引脚被称为 VID_SEL[1] 有关 Pin-strap 配置的详细信息, 请参考第 25 页上的表 6 DS3 端口上的 LED_SS 输出在 Pin-strap 配置模式下, 该引脚被称为 PIN_STRAP 当该引脚通过 10 k 电阻连接至 VDD_IO 时, 它会使能 HX3 的 Pin-strap 配置模式 CYUSB3314/3324/3326/3328:DS4 端口上的过电流检测输入 对于 CYUSB3312: 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 DS4 端口上的 VBUS 电源使能输出 在组合电源模式下, 如果使用 Blaster Plus 工具配置该引脚, 它也可以用作电源使能输出 如果该端口被禁用, 则该引脚处于三态 在 Pin-strap 配置模式下, 该引脚被称为 DS4_CDP_EN DS4 端口上的 LED_AMBER 输出在 Pin-strap 配置模式下, 该引脚被称为 I2C_DEV_ID CYUSB3312/3314/3324:DS4 端口上的 LED_GREEN 输出 CYUSB3328:SS 端口 4 上的 VBUS 电源使能输出在 Pin-strap 配置模式下, 该引脚被称为 VID_SEL[0] DS4_LED_SS I/O 26 H4 DS4 端口上的 LED_SS 输出 必须将 LED 连接至 GND, 如第 25 页上的图 16 所示 如果不使用 LED, 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 RESERVED1 I 27 G4 必须使用连接至 VDD_IO 的 10 k 电阻将该引脚上拉为高电平 模式选择 时钟和复位 MODE_SEL[0] I 28 G5 器件操作模式选择位 0 ; 请参考第 24 页上的表 5 MODE_SEL[1] I 29 F4 器件操作模式选择位 1 ; 请参考第 24 页上的表 5 XTL_OUT A 68 E6 晶体输出 XTL_IN A 69 E5 晶体输入 RESETN I 37 F7 低电平有效复位输入 I2C_CLK I/O 40 J6 I 2 C 时钟 I2C_DATA I/O 41 G8 I 2 C 数据 注释 : 9. 通过使用自定义固件, 可以将该引脚配置为 GPIO 更多信息, 请联系 有关 Pin-strap 配置的详细信息, 请参考第 25 页上的表 6 说明 文档编号 : 版本 *E 页 22/43

24 表 4. CYUSB331X 和 CYUSB332X 的 88 引脚 QFN 100 球型焊盘 BGA 封装的引脚分布 ( 续 ) 引脚名称 CYUSB3314 CYUSB3324 类型 CYUSB3312 CYUSB3326 CYUSB3328 引脚编号 SUSPEND I/O 25 G3 VDD_EFUSE PWR 24 H3 PWR A C9 F V 模拟电源 H H10 J2 B5 C6 D5 D7 GND PWR 50 D9 E9 GND 引脚 F2 G9 H6 J1 J3 J9 B D4 D6 PWR D8 E1 1.2 V 内核电源 E F5 K3 K9 VBUS _US PWR 22 H2 VBUS_DS PWR 23 G2 AVDD33 PWR VDD_IO PWR 球型焊盘编号 A4 A7 B6 F3 B4 E7 G6 集线器暂停的状态指示灯 SS 和 USB 2.0 集线器均处于暂停状态时, 将激活该引脚 如果这两个集线器中的任何一个退出暂停状态时, 则会取消激活该引脚 电源与接地 正常操作时, 其电压为 1.2 V ; 进行编程时则为 2.5 V 用户应将该引脚连接到 1.2 V CYUSB3324/3328: 将 VBUS_US 引脚连接至本地 5 V 电源 如果使用第 24 页上的配置选项禁用 ACA-Dock 模式, 必须从 US 端口将该引脚连接至 VBUS 其他器件型号 : 必须从 US 端口将该引脚连接至 VBUS 该引脚用于给苹果公司充电电路供电 测试 BC v1.2 的合规性时, 请将引脚接地 (GND) 正常操作时, 将引脚连接至 5 V 的本地电源 3.3 V 模拟电源 3.3 V I/O 电源 USB 高精度电阻 RREF_USB2 A 7 E2 将引脚连接至高精度电阻 (6.04 k ±1%), 从而为 USB 2.0 PHY 生成电流参考 RREF_SS A 32 H5 将引脚连接至高精度电阻 (200 ±1%), 以校准 SS PHY 终端阻抗 说明 文档编号 : 版本 *E 页 23/43

25 系统接口 上行端口 (US) 该端口与 USB 3.0 规范相兼容, 并集成了 1.5 K 上拉电阻和各个终端电阻 它还支持 ACA-Dock 来给 US 端口上所连接的 OTG 主机充电 下行端口 (DS ) DS 端口与 USB 3.0 规范相兼容, 并集成了一个 15 K 下拉电阻和各个终端电阻 可使能或禁用各端口, 也可以将其设置为可移除或不可移除等选项 默认情况下, BC v1.2 充电特性被使能, 并且可通过使用配置选项 ( 请参见配置选项 ) 来禁用每个 DS 端口的充电特性 通信接口 (I 2 C) 该接口遵循 IC 间总线规范版本 3.0, 即为支持标准模式频率 (100 khz) 和快速模式频率 (400 khz) HX3 支持 I 2 C 从设备模式和主设备模式 I 2 C 接口支持多主设备操作模式 根据规范,SCL 和 SDA 信号均要求外部上拉电阻 HX3 的 VDD_IO 为 3.3 V I 2 C 上拉电阻预期被连接到相同的电源 振荡器 在并联谐振的基本模式下,HX3 需要一个频率为 26 MHz( 准确度为 ±150 ppm) 的外部晶体 晶体驱动电路可提供低功耗的驱动电平 (<200 µw) 图 14 显示的是 XTL_OUT 和 XTL_IN 引脚的晶体连接 图 14. 晶体连接 通用输入 / 输出 (GPIO) HX3 GPIO 用于过电流感应, 控制外部电源开关以及驱动 LED 可对这些引脚中的每一个灌入 4 ma 的电流 GPIO 还使能输入配置的 Pin-strap 请参考表 6, 了解更多信息 电源控制 PWR_EN[1-4] 和 OV_CURR[1-4] 引脚将 HX3 连接至外部电源开关 可使用该两个引脚控制 DS 端口电源的电源开关以及监控过电流情况 通过使用配置选项, 可更改电源开关极性和电源控制模式 ( 单独和组合 ) 复位 XTL_IN 26 MHz XTL_OUT 10 pf 10 pf HX3 使用两个外部电源供应 (3.3 V 和 1.2 V) 运行 这两个电源之间无需任何顺序 然而,RESETN 引脚需要保持为低电平, 直到这两个电源都处于稳定状态为止 RESETN 引脚通过外部电阻连接到 VDD_IO, 并通过外部电容 ( 在最小 5 ms 时间常数 ) 连接到地 (GND), 如图 15 所示 这样将创建一个干净的复位信号用于上电复位 (POR) HX3 不支持内部欠压检测 如果系统需要该功能去处理供电电源低于有效的工作范围时, 则 RESETN 引脚上将需要一个外部复位 配置模式选择 图 15. 复位连接 VDD_IO 通过 MODE_SEL 引脚和 pin-strap 使能引脚 (PIN_STRAP), 可以选择配置选项 上电后, 片上 Bootloader 将对这些引脚进行采样, 以确定各配置选项 ( 参考表 5) MODE SEL[1] 配置选项 MODE SEL[0] 表 5. HX3 启动序列 使用以下方法中的某一个即可配置 HX3: efuse ( 一次性的可编程存储器 ) Pin-Strap ( 上电时从专用引脚读取配置 ) 外部 I 2 C 从设备, 如 EEPROM HX3 配置模式 0 0 保留 请勿使用该模式 1 1 内部 ROM 配置 k 1.5 µf RESETN I 2 C 主设备, 读取来自 I 2 C EEPROM * 的配置 I 2 C 从设备, 从外部 I 2 C 主设备 * 进行配置 * 可以从 网站下载赛普拉斯提供的固件 外部 I 2 C 主设备 I 2 C 主设备 / 从设备配置覆盖 Pin-strap 配置 Pin-strap 覆盖了 efuse 配置, efuse 配置则覆盖了内部 ROM 配置 efuse 配置 HX3 包含许多 efuse, 这些 efuse 作为可电吹芯片上的 OTP 元素 通过 Bootloader 读取各 efuse, 以确定用户特定配置 只能在可控制编程条件的工厂和分销商位置内对 efuse 进行编程 efuse 编程支持在下列条件下 : 温度范围为 25 C 到 70 C, 另外编程电压为 2.5 V 到 2.7 V Pin-Strap 配置支持已选产品选项的 Pin-strap( 请参考第 5 页上的表 1), 以提供可重新配置的性能, 而不需要使用额外 EEPROM 通过将 88 引脚 QFN 封装的第 63 个引脚上拉为高电平, 可以使能 Pin-strap 配置 第 25 页上的表 6 显示的是 Pin-strap 支持的配置选项以及用于此目的的 GPIO 图 16 和图 17 显示了在需要 Pin-strap 和 LED 的连接或仅需要 Pin-strap 的情况下如何连接 GPIO 上电时,HX3 对 pin-strap GPIO 进行采样 悬空 strap 输入引脚被视为无效, 并使用默认配置 如果 PIN_STRAP(88 引脚 QFN 封装中编号为 63 的引脚 ) 悬空, 所有 strap 输入将被视为无效 当连接到弱上拉 (10 k ) 或下拉电阻 (10 k ) 时, GPIO 将 文档编号 : 版本 *E 页 24/43

26 分别被视为短接 1 或 0 上电和复位时, 进行初始采样后, 可以使用 GPIO 作正常功能 图 16. Pin-Strap 和 LED 或仅需要 LED 连接 VDD_IO To GPIO 图 17. Pin-Strap 连接 VDD_IO To GPIO 10 k 10 k 10 k k 10 k k To GPIO Pin-Strap HIGH VSS Pin-Strap LOW To GPIO Pin-Strap HIGH with LED VSS Pin-Strap LOW with LED 表 6. Pin-Strap 配置 88 QFN 引脚编号 Pin-Strap 名称短接 0 [11] 短接 1 [11] 0x60 它也是 68 引脚 QFN 封装的 I 2 C 从设 ID 1:HX3 I 2 C 从设备地址 (7 位 ) 为 0x58 30 I2C_DEV_ID [12] ID 0:HX3 I 2 C 从设备地址 (7 位 ) 为 备地址 31 PWR_SW_POL 电源使能和过电流将为低电平有效 电源使能和过电流将为高电平有效 2 ACA_DOCK 禁用 使能 84 PWR_EN_SEL 单独 组合 63 PIN_STRAP [13] 禁用 Pin-Strap 配置 使能 Pin-Strap 配置 4 3 PORT_DISABLE[1] PORT_DISABLE[0] PORT_DISABLE[1:0] = b 00:DS1 DS2 DS3 DS4 均有效 b 01:DS1 DS2 DS3 均有效 b 10:DS1 DS2 均有效 b 11:DS1 有效 Pin-strap 不能使能被默认禁用的端口 6 NON_REMOVABLE[1] [14] NON_REMOVABLE[1:0] = b 00:DS1 DS2 DS3 DS4 可移除 b 00:DS1 DS2 DS3 可移除 5 NON_REMOVABLE[0] [14] b 10:DS1 DS2 可移除 b 11:DS1 可移除 85 VID[2] 64 VID[1] 保留 如果使能了 PIN_STRAP, 并且需要 CY VID, 则将 VID[2:0] 固定设置为 1 43 VID[0] 38 DS1_CDP_EN [15] 短接 0 短接 1 短接 0 短接 1 使能 DS1 CDP 禁用 DS1 CDP 禁用 DS1 CDP 使能 DS1 CDP 86 DS2_CDP_EN [15] 使能 DS2 CDP 禁用 DS2 CDP 禁用 DS2 CDP 使能 DS2 CDP 87 DS3_CDP_EN [15] 使能 DS3 CDP 禁用 DS3 CDP 禁用 DS3 CDP 使能 DS3 CDP 35 DS4_CDP_EN [15] 使能 DS4 CDP 禁用 DS4 CDP 禁用 DS4 CDP 使能 DS4 CDP 注释 : 11. 请参见图 16 和图 只在 HX3 处于 I 2 C 从设备模式时, I2C_DEV_ID 才有效 13. VID PORT_DISABLE NON_REMOVABLE 均为 strap 组 如果 strap 组引脚中的某个引脚处于悬空状态 (INVALID), 该组输入将为 INVALID, 并且默认设定不会被覆盖掉 14. 这些 DS 端口是裸露端口, 并且可移除所连接的器件 15. 如果 PWR_SW_POL 被设为低电平有效或高电平有效, 则 DSx_CDP_EN 分别作为低电平有效或高电平有效输入使用 文档编号 : 版本 *E 页 25/43

27 I 2 C 配置 当 HX3 通过 MODE_SEL 引脚为 I 2 C 配置使能 ( 请参考第 24 页上的表 5) 时, 它可配置为 I 2 C 主设备或 I 2 C 从设备 HX3 配置数据的最大值为 197 个字节,HX3 的固件为 10KB 请注意,HX3 的固件也包括配置的设置 HX3 配置为 I 2 C 主设备 HX3 从外部 I 2 C EEPROM 读取配置, 其大小范围为 16 到 64KB 受支持 EEPROM 的一个示例就是 24LC128 根据第 26 页上的表 7 中的 bsignature 和 bimagetype 字段的内容, HX3 将执行下列某个操作 : 当 bsignature 为 CY 和 bimagetype 为 0xD4 时, 从 EEPROM 加载自定义配置的设置 当 bsignature 为 CY 和 bimagetype 为 0xB0 时, 从 EEPROM 加载赛普拉斯提供的固件 此固件也包括配置的设置 如果 bsignature CY,HX3 将在供应商特定模式内枚举 表 7. EEPROM 映射图 通过简单易用的赛普拉斯 Blaster Plus 工具, 可以更新 EEPROM 的内容 Blaster Plus 是基于图形介面的工具, 用于配置 HX3 此工具允许进行下列操作 : 通过 HX3 的 US 端口, 从 PC 下载赛普拉斯提供的固件, 并将其存储到与 HX3 的 I 2 C 连接的 EEPROM 内 从 EEPROM 读取配置设置 这些设置显示在 Blaster Plus 图形介面中 按需要修改这些设置 将更新后的设置重新回写到 EEPROM 此外, 可创建一个镜像文件, 以供外部使用 请访问 网站, 获取 Blaster Plus 工具 用户指南和赛普拉斯提供的固件 HX3 配置为 I 2 C 从设备根据第 26 页上的表 7 中的 EEPROM 映射情况,I 2 C 主设备可以对 HX3 中的配置设置进行编程 另外, 同样可以对包含着配置设置的 HX3 固件 (<10 KB) 进行编程 建议使用 Blaster Plus 工具创建 HX3 固件或配置镜像文件 创建镜像文件时, 需要提供 HX3 的 I 2 C 从设备地址 请参考表 6, 了解有关 HX3 的 I 2 C 从设备地址的信息 I 2 C 偏移 位 名称 默认值 说明 0 7:0 bsignature LSB ( C ) 0x43 两个字节标签巳使用 ASCII 文本 CY 初始化 标签无效时, 集线器作为供应商特定的器件被枚举 1 7:0 bsignature MSB ( Y ) 0x59 两个字节标签巳使用 ASCII 文本 CY 初始化 标签无效时, 集线器作为供应商特定的器件被枚举 2 7:6 bimagectl b 00 保留 5:4 I 2 C 速度 b 11 b 01:400 khz b 11:100 khz 3:1 bimagectl b 000 保留 0 bimagectl 0 0: 执行二进制文件 1: 数据文件 3 7:0 bimagetype 0xD4 0xD4: 仅加载配置 0xB0: 加载固件的引导映像其他所有 bimagetype 将返回一个错误代码 4 7:0 bd4length 40 bd4length 是从偏移位 5 算起的长度, 单位为字节 I 2 C 偏移字节 0 4 是标头字节 bd4length = 6: 仅更新 VID PID 和 DID bd4length = 18: 配置选项 ( 无 PHY 调整 ) bd4length = 40: 带 PHY 调整选项的配置选项 bd4length > 40: 用户必须提供有效的字符串描述符 bd4length > 192: 错误 5 7:0 VID [7:0] 0xB4 自定义供应商 ID LSB 6 7:0 VID [15:8] 0x04 自定义供应商 ID MSB 7 7:0 PID [7:0] 0x04 自定义产品 ID (PID) 8 7:0 PID [15:8] 0x65 默认值为 0x6504 如果 USB 2.0 使用单独的 PID, 将从偏移字节 35 和 36 读取它的 PID 否则, USB 2.0 PID = PID+2 ; 默认值为 0x :0 DID [7:0] 自定义器件 ID 修订版 LSB 引脚 QFN, 引脚 QFN 10 7:0 DID [15:8] 50 自定义器件 ID 修订版 MSB 文档编号 : 版本 *E 页 26/43

28 表 7. EEPROM 映射图 ( 续 ) I 2 C 偏移 位 名称 默认值 说明 11 7:0 保留 0 保留 12 7:4 SHARED_LINK_EN b 0000 使能 DS 端口的 Shared Link 位 [7:4]=DS4 DS3 DS2 DS1 0: 未使能 Shared Link 1: 使能 Shared Link 3:0 SHC_ACTIVE_PORTS [3:0] b 1111 表示超高速端口是否激活 位 [3:0] = DS4 DS3 DS2 DS1 0: 未激活 1: 已激活 13 7:0 POWER_ON_TIME 0x32 在某个端口上, 从上电序列开始到该端口上的电源稳定的时间 ( 单位为 2 ms 间隔 )(bpwron2pwrgood) 14 7:4 REMOVABLE_PORTS [3:0] b 1111 表示端口是否可移除 位 [7:4]=DS4 DS3 DS2 DS1 0: 不可移除 1: 可移除 3:0 UHC_ACTIVE_PORTS [3:0] b 1111 表示 USB 2.0 端口是否激活 位 [3:0] = DS4 DS3 DS2 DS1 0: 未激活 1: 已激活 15 7 SS_LED_PIN_CONTROL 0 端口 1 到 4: 禁用 SS LED 0:DS[1:4]_LED_SS 均是 LED 当 SS 端口被激活, 并不处于禁用状态时, 则 LED 将发光 1:DS[1:4]_LED_SS 不是 LED 6 GREEN_LED_PIN_CONTROL 0 端口 1 至 4: 禁用 USB 2.0 绿色 LED 0:DS[1:4]_GREEN 均是 LED 1:DS[1:4]_GREEN 不是 LED 5 AMBER_LED_PIN_CONTROL 0 端口 1 至 4: 禁用 USB 2.0 琥珀色 LED 0:DS[1:4]_AMBER 均是 LED 1:DS[1:4]_AMBER 不是 LED 4 PORT_INDICATORS 1 支持端口指示灯 0: 在下行方向端口上不支持端口指示灯, 且 USB 2.0 PORT_INDICATOR 请求无效 1: 在下行方向端口上支持端口指示灯, 且 USB 2.0 PORT_INDICATOR 请求可控制这些指示灯 3 COMPOUND_HUB 0 识别复合器件 0: 表示集线器 (Hub) 不是复合器件的一部分 1: 表示集线器 (Hub) 是复合器件的一部分 2:1 保留 0 保留 0 GANG 0 1: 为所有下行端口使能组合电源开关 0: 为每一个下行端口使能独立的端口电源开关 16 7 SUSPEND_INDICATOR_DISABLE 0 0: 使能暂停指示灯 1: 表示已禁用暂停指示灯 6 SS_US_DISABLE 0 集线器的工作模式 (USB 3.0 或 USB 2.0) 0: 表示使能了 USB 3.0 集线器和 USB 2.0 集线器 1: 表示禁用了 USB 3.0 集线器, 并使能了 USB 2.0 集线器 5 PWR_EN_POLARITY 0 电源开关控制的输出极性 0: 表示低电平有效 1: 表示高电平有效 4:0 PORT_POLARITY b 交换 USB 2.0 DP 和 DM 位 [4:0]=DS4 DS3 DS2 DS1 US 1: 表示端口极性互相交换 0: 表示端口极性不交换 文档编号 : 版本 *E 页 27/43

29 表 7. EEPROM 映射图 ( 续 ) I 2 C 偏移 位 名称 默认值 说明 17 7:5 保留 0 保留 4 BC_ENABLE 1 0: 表示禁用了电池充电版本 1.2 1: 表示使能了电池充电版本 ACA_DOCK 0 当设置该位时, 它会使能上行端口上的 ACA-Dock 2 APPLE_XA 0 0: 表示苹果产品的充电上限为 2.1 A 1: 表示苹果产品的充电上限为 1 A 1 保留 0 保留 0 GHOST_CHARGE_EN 1 0: 表示禁用了 Ghost 充电 1: 表示使能了 Ghost 充电 18 7:4 CDP_EN[3:0] b 1111 每个端口的充电设置位 [7:4]=DS4 DS3 DS2 DS1 0: 表示禁用了 CDP 1: 表示使能了 CDP 3:0 DCP_EN[3:0] b 0000 每个端口的充电设置位 [3:0] = DS4 DS3 DS2 DS1 0: 表示禁用了 DCP 1: 表示使能了 DCP 19 7 EMBEDDED_HUB 0 如果设置了该位, 则表示 US 是嵌入式端口, 并忽略连接到 VBUS_US 引脚的 VBUS 6 ILLEGAL_DESCRIPTOR 1 当设置该位时, USB 2.0 集线控制器将 0x00 和 0x29 作为有效的描述符类型 如果该位为 0, 只有 0x29 作为有效的描述符类型 5 保留 1 保留 4 OC_POLARITY 0 过电流输入极性 0: 表示低电平有效 1: 表示高电平有效 3:0 OC_TIMER b 1000 过电流输入被过滤的时间 ( 其单位为毫秒 ) 20 7:0 保留 0 保留 21 7:4 保留 0 保留 3 STRING_DESCRIPTOR_ENABLE [16] 0 0: 不支持字符串描述符 1: 支持字符串描述符当不支持字符串描述符时, 集线控制器为每个受支持的字符串返回一个非零的索引 ( 编译时可编程 ), 或为每个不受支持的字符串返回 0x00, 如该字段所介绍 2:0 保留 0 保留 22 7:0 保留 0 保留 注释 : 16. 当字符串描述符支持 LangID 制造商 ID 产品 ID 和序列号时, 每个器件必须有独一的系列号 文档编号 : 版本 *E 页 28/43

30 表 7. EEPROM 映射图 ( 续 ) I 2 C 偏移 位 名称 默认值 说明 23 7:6 HS_AMPLITUDE_DS4 b 00 高速驱动器幅度控制 ; 高速驱动器电流 :+0% 到 +7.5% 5:4 HS_AMPLITUDE_DS3 b 00 b 00: 默认值 3:2 HS_AMPLITUDE_DS2 b 00 b 01:+2.5% b 10:+5% 1:0 HS_AMPLITUDE_DS2 b 00 b 11:+7.5% 24 7:6 HS_AMPLITUDE_US b 00 5:2 HS_SLOPE b'0100 所有端口的高速驱动器斜率控制 b 0000:+15% b 0001:+5% b 00: 默认值 b 0101:-5% b 1111:-7.5% 1:0 HS_TX_VREF b 10 所有端口的高速静噪电路 ( 传输包络检波器 ) 的参考电压 b 00:96 mv b 01:108 mv b 10:120 mv b 11:132 mv 25 7:3 HS_PREEMP_EN[4:0] b DS4 DS3 DS2 DS1 和 US 端口的高速驱动器的预加重使能 0: 禁用了预加重 1: 使能了预加重 2 HS_PREEMP_DEPTH_DS4 [17] 0 高速驱动器的预加重深度 0:+10% 1:+20% 1 HS_PREEMP_DEPTH_DS3 [17] 0 0 HS_PREEMP_DEPTH_DS2 [17] HS_PREEMP_DEPTH_DS1 [17] 0 6 HS_PREEMP_DEPTH_US [17] 0 5 保留 1 保留 4:1 PCS_TX_DEEMPH_DS4 0x6 USB 3.0 Tx 驱动器去加重值 0x3:-2.75 db 0x6:-3.4 db ( 默认值 ) 0x9:-4.0 db 0 保留 0 保留 27 7:4 PCS_TX_DEEMPH_DS3 0x6 USB 3.0 Tx 驱动器去加重值 3:0 PCS_TX_DEEMPH_DS2 0x6 28 7:4 PCS_TX_DEEMPH_DS1 0x6 3:0 PCS_TX_DEEMPH_US 0x 保留 0 保留 6 保留 1 保留 0x3:-2.75 db 0x6:-3.4 db ( 默认值 ) 0x9:-4.0 db 5:0 PCS_TX_SWING_FULL_DS4 0x29 调整发送器的启动振幅 0x1F 0.9 V 0x V ( 默认值 ) 0x V 0x3F 1.2 V 30 7:6 保留 0 保留 5:0 PCS_TX_SWING_FULL_DS3 0x29 调整发送器的启动振幅 0x1F 0.9 V 0x V ( 默认值 ) 0x V 0x3F 1.2 V 注释 : 17. 仅在设置该端口的相应 HS_PREEMP_EN 时, HS_PREEMP_DEPTH 才会有效 文档编号 : 版本 *E 页 29/43

31 表 7. EEPROM 映射图 ( 续 ) I 2 C 偏移 位 名称 默认值 说明 31 7:6 保留 0 保留 5:0 PCS_TX_SWING_FULL_DS2 0x29 调整发送器的启动振幅 0x1F 0.9 V 0x V ( 默认值 ) 0x V 0x3F 1.2 V 32 7:6 保留 0 保留 5:0 PCS_TX_SWING_FULL_DS1 0x29 调整发送器的启动振幅 0x1F 0.9 V 0x V ( 默认值 ) 0x V 0x3F 1.2 V 33 7:6 保留 0 保留 5:0 PCS_TX_SWING_FULL_US 0x29 调整发送器的启动振幅 0x1F 0.9 V 0x V ( 默认值 ) 0x V 0x3F 1.2 V 34 7:0 保留 0 保留 35 7:0 UHC_PID [7:0]_LSB 0x06 USB 2.0 PID 如果 bd4length 40, 会从此位置读取 USB :0 UHC_PID [15:8]_MSB 0x65 PID :0 保留 0 保留 8 字节, 用于将来扩展 45 7:0 blength:langid 4 LangID 长度 ( 规范定义为 N+2) 46 7:0 DescType 3 字符串描述符类型 ( 常量值 ) 47 7:0 LangID MSB 9 字符串语言 ID wlangid 的最高有效位 48 7:0 LangID LSB 4 字符串语言 ID wlangid 的最低有效位 49 7:0 blength: 制造商 (X) 54 制造商字符串长度 ( blength: LangID + blength: Manufacturer + blength: Product + blength: Serial Number 的总长度应不大于 152 个字节 ) X :0 DescType 3 字符串描述符类型 ( 常量值 ) 51 7:0 bstring: 制造商 制造商字符串 : 根据 USB 2.0 规格的 UNICODE UTF-16LE: 2014 Cypress Semiconductor C 0 y 0 p 0 r 0 e 0 s 0 s 0 0 S 0 e 0 m 0 i 0 c 0 o 0 n 0 d 0 u 0 c 0 t 0 o 0 r 0 文档编号 : 版本 *E 页 30/43

32 表 7. EEPROM 映射图 ( 续 ) I 2 C 偏移 位 名称 默认值 说明 49 + X 7:0 blength: 产品 (Y) 22 产品字符串长度 ( blength: LangID + blength: Manufacturer + blength: Product + blength: Serial Number 的总长度不大于 152 个字节 ) Y X 7:0 DescType 3 字符串描述符类型 ( 常量值 ) 51 + X 7:0 bstring: 产品 C 产品字符串 : 跟据 USB 2.0 规格的 UNICODE 0 Y UTF-16LE: CY-HX3 HUB 0-0 H 0 X H 0 U 0 B X + Y 7:0 blength: 序列号 (Z) 22 序列号字符串长度 ( blength: LangID + blength: Manufacturer + blength: Product + blength: Serial Number 的总长度不大于 152 个字节 ) Z X + Y 7:0 DescType 3 字符串描述符类型 ( 常量值 ) 51 + X + Y 7:0 bstring: 序列号 1 序列号字符串 : 根据 USB 2.0 规格的 UNICODE 0 2 UTF-16LE: A A 0 EMI ESD HX3 符合 FCC 15B( 美国 ) 和 EN55022( 欧洲 ) 电子消费品规定中的 EMI 要求 按照上述规定,HX3 可承受由干扰源造成的合理 EMI, 并继续按预期工作 HX3 在所有引脚上都具有内置 ESD 保护 这些端口上的 ESD 保护电平为基于 JESD22-A114 规范的 2.2 kv 人体模型 (HBM) 文档编号 : 版本 *E 页 31/43

33 最大绝对额定值 超过最大额定值可能会缩短设备的使用寿命 用户指南未经过测试 存储温度 C 到 +150 C 工作温度范围 C 到 +85 C 电气规范 HX3 满足所有 USB-IF 电气标准规范 直流电气特性 表 8. 直流电气特性 静电放电电压 V 振荡器或晶体频率 MHz ±150 ppm I/O 供电电压... 3 V 到 3.6 V 每个 I/O 的最大输入灌电流... 4 ma 参数 说明 条件 最小值 典型值 最大值 单位 1.2 V 内核电源 V VDD_EFUSE efuse 电源 正常运行 V 编程 V 1.2 V 模拟电源 V VDD_IO 3.3 V I/O 电源 V AVDD V 模拟电源 V V IH 输入高电压 0.7 VDD_IO VDD_IO V V IL 输入低电平电压 VDD_IO V V 在 I OH 输出高电平电压 OH +4 ma 条件下的输出高电压 2.4 V V OL 输出低电平电压 在 I OL > 4 ma 条件下的输出低电压 0.4 V I OS 输入灌电流 LED GPIO 使用情况 4 ma I 所有 I/O 保持在 VDD_IO 或 GND IX 输入漏电流上 1 1 µa I OZ 输出高阻态漏电流 _ 10 µa I CC 1.2 V 供电电压的总工作电流 ma I CC 3.3 V 供电电压的总工作电流 ma V RAMP 内核和 I/O 供电的电压斜坡率 电压斜坡必须是单调的 V/ms V N V N_USB 内核和 I/O 供电电压允许的噪声级别 和 AVDD33 供电电压允许的噪声级别 AVDD 除外的所有供电电压中允许的最大峰 - 峰噪声级别 USB 供电电压允许的最大峰 - 峰噪声级别 100 mv 20 mv 文档编号 : 版本 *E 页 32/43

34 功耗 表 9 提供了 HX3 在不同条件下的预估功耗 表 10 总结了连接 DS 端口的各种设备组合的功耗 例如, 要想计算三个连接至各 DS 端口的 SS 器件 ( 同时没有任何器件连接至一个 DS 端口 ) 和连接至 USB 3.0 主机的一个 US 端口的功耗, 请使用以下公式 : 功耗 = [a] + 2*[g] = *76 = 644 mw [a] 指的是用于使 US 端口连接至 USB 3.0 主机并使 SS 器件连接至 DS 端口的有效功耗 [g] 指的是连接至 DS 端口的额外 SS 器件的递增功耗 器件条件 表 9. 各种使用情况的功耗评估 已连接的 DS 端口的数量和速度 典型的功耗 供电电流 (ma) 1.2 V 3.3 V 功耗 (mw) 暂停 [18] NA 使用于 USB 3.0 主机的有效功耗 [19] 使用于 USB 2.0 主机的有效功耗 [19 20] 附加的 DS 端口的增量有效功耗 1 SS [a] 1 HS [b] 1 FS [c] 1 SS + 1 HS [d] 1 HS [e] 1 FS [f] SS [g] HS [h] FS [i] 每个禁用 DS 端口节省的有效功耗 [21] [j] 注释 配置 同数据传输连接的 DS 器件数量 表 10. 不同配置的功耗 典型的功耗 供电电流 (ma) 1.2 V 3.3 V 功耗 (mw) USB 个 SS 器件 [a] + 3*[g] 4 端口的集线器 3 个 SS 器件 + 1 个 HS 器件 [d] + 2*[g] (USB 3.0 主机 ) 3 个 SS 器件 [a] + 2*[g] USB 个 SS 器件 [a] + 2*[g] - [j] 4 端口集线器的一个端口被禁用 (USB 3.0 主机 ) 2 个 SS 器件 + 1 个 HS 器件 [d] + [g] - [j] 8 个 DS 端口的共享链接 4 个 SS 器件 + 4 个 HS 器件 [d] + 3*([g] + [h]) USB 个 HS 器件 [e] + 3*[h] 4 端口的集线器 (USB 2.0 主机 ) 3 个 HS + 1 个 FS 器件 [e] + 2*[h] + [i] 注释 注释 : 18. 低功耗模式下的 US 端口 (SS 在 U3 状态和 USB2.0 在 L2 状态 ) 19. 全部使能四个 DS 端口 20. 可通过配置选项禁用 US SS 请参考第 26 页上的表 7, 以了解 I 2 C 配置选项的详细信息 21. 只有 USB 3.0 主机具有节电特性 可通过配置选项禁用 DS 端口 有关 pin-strapping 和 I 2 C 配置选项的信息, 请分别参考第 25 页上的表 6 和第 26 页上的表 7 文档编号 : 版本 *E 页 33/43

35 订购信息 表 11 列出了 HX3 的订购信息 该表仅包含当前可以供应的器件型号 工业级温度范围内的器件型号可根据要求提供 相关的详细信息, 请访问赛普拉斯的网站或联系当地销售代表 表 11. 订购信息 序号订购器件型号 DS 端口数量 Shared Link 端口数量 Ghost Charge (Ghost 充电 ) ACA- Dock 温度封装 1. CYUSB LTXC 2 (USB 3.0) 0 有无 0 ~ 70 C 68 QFN 2. CYUSB LTXI 2 (USB 3.0) 0 有无 40 ~ 85 C 68 QFN 3. CYUSB LTXC 4 (USB 3.0) 0 有无 0 ~ 70 C 68 QFN 4. CYUSB LTXI 4 (USB 3.0) 0 有无 40 ~ 85 C 68 QFN 5. CYUSB LTXC 2 (USB 3.0) 0 有无 0 ~ 70 C 88 QFN 6. CYUSB LTXCT 2 (USB 3.0) 0 有无 0 ~ 70 C 88 QFN 7. CYUSB LTXI 2 (USB 3.0) 0 有无 40 ~ 85 C 88 QFN 8. CYUSB LTXIT 2 (USB 3.0) 0 有无 40 ~ 85 C 88 QFN 9. CYUSB LTXC 4 (USB 3.0) 0 有无 0 ~ 70 C 88 QFN 10. CYUSB LTXCT 4 (USB 3.0) 0 有无 0 ~ 70 C 88 QFN 11. CYUSB LTXI 4 (USB 3.0) 0 有无 40 ~ 85 C 88 QFN 12. CYUSB LTXIT 4 (USB 3.0) 0 有无 40 ~ 85 C 88 QFN 13. CYUSB LTXC 4 (USB 3.0) 0 有有 0 ~ 70 C 88 QFN 14. CYUSB LTXCT 4 (USB 3.0) 0 有有 0 ~ 70 C 88 QFN 15. CYUSB LTXI 4 (USB 3.0) 0 有有 40 ~ 85 C 88 QFN 16. CYUSB LTXIT 4 (USB 3.0) 0 有有 40 ~ 85 C 88 QFN 17. CYUSB LTXC 6(2 USB SS 2 USB 2.0) 2 有无 0 ~ 70 C 88 QFN 18. CYUSB LTXCT 6(2 USB SS 2 USB 2.0) 2 有无 0 ~ 70 C 88 QFN 19. CYUSB LTXI 6(2 USB SS 2 USB 2.0) 2 有无 40 ~ 85 C 88 QFN 20. CYUSB LTXIT 6(2 USB SS 2 USB 2.0) 2 有无 40 ~ 85 C 88 QFN 21. CYUSB LTXC 8 (4 SS 4 USB 2.0) 4 有有 0 ~ 70 C 88 QFN 22. CYUSB LTXCT 8 (4 SS 4 USB 2.0) 4 有有 0 ~ 70 C 88 QFN 23. CYUSB LTXI 8 (4 SS 4 USB 2.0) 4 有有 40 ~ 85 C 88-QFN 24. CYUSB LTXIT 8 (4 SS 4 USB 2.0) 4 有有 40 ~ 85 C 88-QFN 25. CYUSB3302-BVXC 2 (USB 3.0) 0 有无 0 ~ 70 C 100-BGA 26. CYUSB3302-BVXI 2 (USB 3.0) 0 有无 40 ~ 85 C 100-BGA 27. CYUSB3304-BVXC 4 (USB 3.0) 0 有无 0 ~ 70 C 100-BGA 28. CYUSB3304-BVXI 4 (USB 3.0) 0 有无 40 ~ 85 C 100-BGA 29. CYUSB3312-BVXC 2 (USB 3.0) 0 有无 0 ~ 70 C 100-BGA 30. CYUSB3312-BVXI 2 (USB 3.0) 0 有无 40 ~ 85 C 100-BGA 31. CYUSB3314-BVXC 4 (USB 3.0) 0 有无 0 ~ 70 C 100-BGA 32. CYUSB3314-BVXI 4 (USB 3.0) 0 有无 40 ~ 85 C 100-BGA 33. CYUSB3324-BVXC 4 (USB 3.0) 0 有有 0 ~ 70 C 100-BGA 34. CYUSB3324-BVXI 4 (USB 3.0) 0 有有 40 ~ 85 C 100-BGA 35. CYUSB3326-BVXC 6(2 USB SS 2 USB 2.0) 2 有无 0 ~ 70 C 100-BGA 文档编号 : 版本 *E 页 34/43

36 表 11. 订购信息 ( 续 ) 序号订购器件型号 DS 端口数量 Shared Link 端口数量 Ghost Charge (Ghost 充电 ) ACA- Dock 温度封装 36. CYUSB3326-BVXI 6(2 USB SS 2 USB 2.0) 2 有无 40 ~ 85 C 100-BGA 37. CYUSB3328-BVXC 8 (4 SS 4 USB 2.0) 4 有有 0 ~ 70 C 100-BGA 38. CYUSB LTXI 2 (USB2.0) 0 有无 40 ~ 85 C 68-QFN 39. CYUSB LTXI 4 (USB2.0) 0 有无 40 ~ 85 C 68-QFN 文档编号 : 版本 *E 页 35/43

37 订购代码定义 CY USB 3 3 X X - XXXX X X X 空白 = 管装料 ; T = 卷装料 温度范围 :C = 商业级 ; I = 工业级 无铅 封装类型 :68LT = 68 引脚 QFN 88LT = 88 引脚 QFN BV = 100 球型焊盘 BGA 端口数量 特性列表 :0 = 基本, 1 = 中级, 2 = 高级集线器系列 USB 3.0 销售代码 :USB 公司 ID:CY = 赛普拉斯 文档编号 : 版本 *E 页 36/43

38 封装 表 12. 封装特性参数 说明 最小值 典型值 最大值 单位 T A 工作环境温度 C T J 工作结温 C T JA 封装 J A (68 引脚 QFN) 16.2 C/W T JA 封装 J A (88 引脚 QFN) 15.7 C/W T JA 封装 J A (100 球型焊盘 BGA) 35 C/W T JC 封装 J C (68 引脚 QFN) 23.8 C/W T JC 封装 J C (88 引脚 QFN) 18.9 C/W T JC 封装 J C (100 球型焊盘 BGA) 12 C/W 表 13. 回流焊峰值温度封装 最高峰值温度 峰值温度的最长时间 68 引脚 QFN 260 C 30 秒 88 引脚 QFN 260 C 30 秒 100 球型焊盘 BGA 260 C 30 秒 表 14. 封装潮敏等级 (MSL), IPC/JEDEC J-STD-2 封装 MSL 68 引脚 QFN MSL 3 88 引脚 QFN MSL 球型焊盘 BGA MSL 3 文档编号 : 版本 *E 页 37/43

39 封装图 图 引脚 QFN ( mm) LT68B mm EPAD (Sawn) 封装外形 NOTES: 1. HATCH AREA IS SOLDERABLE EXPOSED PAD 2. REFEREE JEDEC#: MO ALL DIMENSIONS ARE IN MILLIMETERS *B 图 引脚 QFN ( mm) LT88B EPAD (Sawn) 封装外形 *B 文档编号 : 版本 *E 页 38/43

40 图 球型焊盘 BGA ( mm) BZ100 封装外形 2X 0.10 C E B A E (datum B) A1 CORNER 7 A1 CORNER D SD 6 A B C D E F G H J K D1 (datum A) TOP VIEW 0.10 C 2X ed 6 SE BOTTOM VIEW ee 0.10 C DETAIL A A C C 100XØb 5 Ø0.15 M C AB Ø0.05 M C A SIDE VIEW DETAIL A NOTES: SYMBOL A A1 D E D1 E1 MD ME N b ed ee SD SE MIN DIMENSIONS NOM. MAX BSC 6.00 BSC 4.50 BSC 4.50 BSC BSC 0.50 BSC 0.25 BSC 0.25 BSC 1. ALL DIMENSIONS ARE IN MILLIMETERS. 2. SOLDER BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP "e" REPRESENTS THE SOLDER BALL GRID PITCH. 4. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION. SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION. N IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME. 5. DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C. 6. "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW. WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW "SD" OR "SE" = 0. WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = ed/2 AND "SE" = ee/2. 7. A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK METALIZED MARK, INDENTATION OR OTHER MEANS. 8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED SOLDER BALLS. 9. JEDEC SPECIFICATION NO. REF. : MO-195C *F 文档编号 : 版本 *E 页 39/43

41 缩略语 表 15. 本文档中使用的缩略语 缩略语 说明 ACA 附件充电适配器 ASSP 特定应用标准产品 BC 电池充电 CDP 充电下行端口 DS 下行 DCP 专用充电端口 DNU 请勿使用 DWG 器件工作组 EEPROM 电可擦除的可编程只读存储器 FS 全速 FW 固件 GND 接地 GPIO 通用输入 / 输出 HS 高速 ISP 系统内编程 I/O 输入 / 输出 LS 低速 无连接 OTG On-The-Go PID 产品 ID POR 上电复位 ROM 只读存储器 SCL 串行时钟 SDA 串行数据 SS 超高速 TT 数据操作转换器 US 上行 VID 供应商 ID 参考文档 USB 2.0 规范 USB 3.0 规范电池充电规范 文档规范 测量单位 表 16. 测量单位 符号 C 摄氏度 欧姆 Gbps 每秒千兆比特 KB 千字节 khz 千赫兹 k 千欧 Mbps 每秒兆比特 MHz 兆赫兹 µa 微安 ma 毫安 ms 毫秒 mw 毫瓦 ns 纳秒 ppm 百万分率 V 伏特 测量单位 文档编号 : 版本 *E 页 40/43

42 芯片修订记录 本数据手册适用于 USB-IF 认证的 (TID# ) 的 HX3 版本 *D 和版本 *C 芯片 版本 *D: 芯片版本提高了 HX3 的产量, 并与所有器件型号相兼容 要想使用 HX3 版本 *D 芯片, 不需要更改电路板设计或布局 这些产品与 HX3 版本 *C 芯片完全兼容 版本 *C: 芯片版本纠正了适用于版本 *A 芯片的勘误表 下表定义了版本 *A 版本 *C 和版本 *D 芯片之间的更改 序号项目器件型号版本 *A 版本 *C 版本 *D 1 USB-IF 合规性全部 标识方法 在外部 EEPROM 上需要使用固件 无需使用外部 EEPROM 无需使用外部 EEPROM 2 连接至 HX3 上行端口的 FS 集线全部不支持支持支持器或主机 3 暂停电源全部 90 mw 37.8 mw 37.8 mw 通过 HX3 封装第三行上的标记可以区分版本 *D 芯片和版本 *C 以及版本 *A 芯片, 如以下示例所示 通过在封装上标记着批号, 赛普拉斯可保持晶圆级的产品追源 ( 包括晶圆制造地点 ) HX3 REV *A SILICON HX3 REV *C SILICON HX3 REV *D SILICON 文档编号 : 版本 *E 页 41/43

43 文档修订记录 文档标题 :/, HX3 USB 3.0 集线器 文档编号 : 版本 ECN 变更者 提交日期 变更说明 ** MURT 03/10/2014 本文档版本号为 Rev. **, 译自英文版 Rev. *E *A LIP 09/15/2014 本文档版本号为 Rev. *A, 译自英文版 Rev. *I *B LIP 12/23/2014 本文档版本号为 Rev. *B, 译自英文版 Rev. *K *C LIP 07/08/2015 本文档版本号为 Rev. *C, 译自英文版 Rev. *N *D HWUL 11/20/2017 本文档版本号为 Rev. *D, 译自英文版 Rev. *Q *E STVN 04/30/2019 本文档版本号为 Rev. *E, 译自英文版 Rev. *R 文档编号 : 版本 *E 页 42/43

44 销售 解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处 解决方案中心 厂商代表和经销商组成的全球性网络 要找到离您最近的办事处, 请访问赛普拉斯所在地 产品 Arm Cortex 微控制器 cypress.com/arm 汽车级产品 cypress.com/automotive 时钟与缓冲器 cypress.com/clocks 接口 cypress.com/interface 物联网 cypress.com/iot 存储器 cypress.com/memory 微控制器 cypress.com/mcu PSoC cypress.com/psoc 电源管理 IC cypress.com/pmic 触摸感应 cypress.com/touch USB 控制器 cypress.com/usb 无线连接 cypress.com/wireless PSoC 解决方案 PSoC 1 PSoC 3 PSoC 4 PSoC 5LP PSoC 6 MCU 赛普拉斯开发者社区 社区 项目 视频 博客 培训 组件 技术支持 cypress.com/support 赛普拉斯半导体公司, 年 本文件是赛普拉斯半导体公司及其子公司, 包括 Spansion LLC( 赛普拉斯 ) 的财产 本文件, 包括其包含或引用的任何软件或固件 ( 软件 ), 根据全球范围内的知识产权法律以及美国与其他国家签署条约由赛普拉斯所有 除非在本款中另有明确规定, 赛普拉斯保留在该等法律和条约下的所有权利, 且未就其专利 版权 商标或其他知识产权授予任何许可 如果软件并不附随有一份许可协议且贵方未以其他方式与赛普拉斯签署关于使用软件的书面协议, 赛普拉斯特此授予贵方属人性质的 非独家且不可转让的如下许可 ( 无再许可权 )(1) 在赛普拉斯特软件著作权项下的下列许可权 ( 一 ) 对以源代码形式提供的软件, 仅出于在赛普拉斯硬件产品上使用之目的且仅在贵方集团内部修改和复制软件, 和 ( 二 ) 仅限于在有关赛普拉斯硬件产品上使用之目的将软件以二进制代码形式的向外部最终用户提供 ( 无论直接提供或通过经销商和分销商间接提供 ), 和 (2) 在被软件 ( 由赛普拉斯公司提供, 且未经修改 ) 侵犯的赛普拉斯专利的权利主张项下, 仅出于在赛普拉斯硬件产品上使用之目的制造 使用 提供和进口软件的许可 禁止对软件的任何其他使用 复制 修改 翻译或汇编 在适用法律允许的限度内, 赛普拉斯未对本文件或任何软件作出任何明示或暗示的担保, 包括但不限于关于适销性和特定用途的默示保证 没有任何电子设备是绝对安全的 因此, 尽管赛普拉斯在其硬件和软件产品中采取了必要的安全措施, 但是赛普拉斯并不承担任何由于使用赛普拉斯产品而引起的安全问题及安全漏洞的责任, 例如未经授权的访问或使用赛普拉斯产品 此外, 本材料中所介绍的赛普拉斯产品有可能存在设计缺陷或设计错误, 从而导致产品的性能与公布的规格不一致 ( 如果发现此类问题, 赛普拉斯会提供勘误表 ) 赛普拉斯保留更改本文件的权利, 届时将不另行通知 在适用法律允许的限度内, 赛普拉斯不对因应用或使用本文件所述任何产品或电路引起的任何后果负责 本文件, 包括任何样本设计信息或程序代码信息, 仅为供参考之目的提供 文件使用人应负责正确设计 计划和测试信息应用和由此生产的任何产品的功能和安全性 赛普拉斯产品不应被设计为 设定为或授权用作武器操作 武器系统 核设施 生命支持设备或系统 其他医疗设备或系统 ( 包括急救设备和手术植入物 ) 污染控制或有害物质管理系统中的关键部件, 或产品植入之设备或系统故障可能导致人身伤害 死亡或财产损失其他用途 ( 非预期用途 ) 关键部件指, 若该部件发生故障, 经合理预期会导致设备或系统故障或会影响设备或系统安全性和有效性的部件 针对由赛普拉斯产品非预期用途产生或相关的任何主张 费用 损失和其他责任, 赛普拉斯不承担全部或部分责任且贵方不应追究赛普拉斯之责任 贵方应赔偿赛普拉斯因赛普拉斯产品任何非预期用途产生或相关的所有索赔 费用 损失和其他责任, 包括因人身伤害或死亡引起的主张, 并使之免受损失 赛普拉斯 赛普拉斯徽标 Spansion Spansion 徽标, 及上述项目的组合,WICED, 及 PSoC CapSense EZ-USB F-RAM 和 Traveo 应视为赛普拉斯在美国和其他国家的商标或注册商标 请访问 cypress.com 获取赛普拉斯商标的完整列表 其他名称和品牌可能由其各自所有者主张为该方财产 文档编号 : 版本 *E 修订日期 April 30, 2019 页 43/43 Ghost Charge 和 Shared Link 均为赛普拉斯半导体公司的商标