Paralleling MOSFETs in high current LV drives applications

Size: px

Start display at page:

Download "Paralleling MOSFETs in high current LV drives applications"

迫梁
1 years ago
Views:

1 AN_1803_PL11_1804_092613_CN 关于本文档范围和目的在大多数情况下, 使用正确的驱动器很容易控制 MOSFET 但在并联切换时, 控制会变得更加棘手尽管 R DS(on) 温度系数为正, 但 MOSFET 并联并不是一个简单的话题 ; 如操作不当, 可能会导致电路不平衡, 损耗增加甚至损坏本应用说明介绍了对电流平衡的影响目标受众大电流应用设计人员目录关于本文档... 1 目录 1 1 简介 MOSFET 开关行为理论栅源电压实际栅源电压带寄生效应的简化栅源电压导通过程关断过程仿真和 PCB 电路定义测量用 PCB 仿真电路 MOSFET 键合线源极电感的影响外部栅极电阻 R G,ext 容差的影响栅极阈值电压 V GSth 的影响非对称 / 不平衡布局小结修订记录 Application Note 请阅读本文件末尾处的重要声明和警告 V 第 1 页共 21 页

2 1 简介 1 简介完美布局的文章和应用说明很常见标准规则众所周知, 如避免回路和选择正确的线宽, 本应用说明中不再介绍 MOSFET 是功能强大的电子开关, 在大多数情况下, 或多或少都易于控制但像所有的电子开关一样, 它们并不完美尤其是在高功率应用中, 这项工作可能会变得更加棘手超过一定的功率水平, 每个开关用一个 MOSFET 是不够的并联使用 MOSFET 起初看起来似乎很容易, 但实际上可能很难这是由于器件本身及其周围部件的容差造成的此外, 布局可能会导致电路失衡, 从而造成不理想的情况第 2 章解释了为什么测量的波形不能反映 MOSFET 的实际情况第 3 章解释了测量和仿真设置第 4 章介绍了不同原因导致的不平衡的比较它显示了开关波形和损耗的差异, 以及仿真和测量的图表和数字由于键合线等引起的封装寄生效应, 测量的波形不能完全显示管芯发生的情况 Application Note 第 2 页共 21 页 V 1.0

3 2 MOSFET 开关行为 2 MOSFET 开关行为要了解仿真和测量的分析波形, 有必要了解 MOSFET 导通和关断原理下图展示了 V GS,int( 内部栅源电压 ) V DS( 漏源电压 ) I D( 漏极电流 ) 和内部源极电感 V L,SOURCE 上的电压, 以简单直观的方式呈现了导通和关断阶段 2.1 理论栅源电压 V GS,int 是管芯的实际栅源电压, 而 V GS 是外部测量电压虚线表示完整封装的 MOSFET 如果没有寄生电感和内部栅极电阻器 R G,int, 内外部栅源电压相同, 如下图所示 : 图 1 V GS:MOSFET 理论导通和关断过程 t 0: t 1: t 2: t 3: t 4: t 5: t 6: t 7: 驱动器输出端由低转为高,V GS 开始升高 V GS 达到阈值电压 V GSth, 漏极电流 I D 开始流动漏极电流 I D 达到 ( 接近 ) 最大值, 米勒平台开始出现经过米勒平台,V GS 继续升高至最大值驱动器输出端转为低,V GS 开始下降米勒平台开始出现 I D 开始减小 V GS 达到 V GSth, 电流降至零 Application Note 第 3 页共 21 页 V 1.0

4 2 MOSFET 开关行为 2.2 实际栅源电压实际上, 波形如图 2 所示, 与理论上预期的波形完全不同图 2 V GS:MOSFET 实际导通和关断过程 MOSFET 并联使用时, 波形看起来更加不同, 如图 3 所示理论上, 两种波形应该完全相同但实际上, 在切换过程中是完全不同的图 3 V GS: 非平衡电路中两个并联 MOSFET 的实际导通和关断过程 2.3 带寄生效应的简化栅源电压要了解理论与实际间的差异, 有必要仔细研究导通和关断过程的不同阶段为了帮助理解, 波形已简化导通过程导通过程可分为四个阶段 Application Note 第 4 页共 21 页 V 1.0

2 MOSFET 开关行为图 4 MOSFET 导通过程 t 0: 驱动器输出端转为高,V GS,int ( 红色 ) 开始缓慢升高从外部可以看到 V GS,ext( 绿色 ) 的一个陡峭阶跃原因是分压器 R

GS,ext 之上, 从而产生了额外阶跃 t 2: 漏极电流 I D 达到 ( 接近 ) 最大值, 米勒平台开始出现 di/dt 降至零, 例如 V L,Source = 0 V, 导致 V GS,ext 下降

3.2 关断过程关断过程可分为三个阶段图 5 MOSFET 关断过程 t 4: 驱动器输出端转为低,V GS,int ( 红色 ) 开始缓慢下降从外部可以看到 V GS,ext( 绿色 ) 的一个陡峭阶跃

5 2 MOSFET 开关行为图 4 MOSFET 导通过程 t 0: 驱动器输出端转为高,V GS,int ( 红色 ) 开始缓慢升高从外部可以看到 V GS,ext( 绿色 ) 的一个陡峭阶跃原因是分压器 R G,ext 和 R G,int t 1: V GS,int 达到阈值电压 V GSth, 漏极电流 I D ( 蓝色 ) 开始以一定的 di/dt 流动由寄生源极电感 ( 紫色 ) 产生的电压添加到了 V GS,ext 之上, 从而产生了额外阶跃 t 2: 漏极电流 I D 达到 ( 接近 ) 最大值, 米勒平台开始出现 di/dt 降至零, 例如 V L,Source = 0 V, 导致 V GS,ext 下降即使管芯 V S,int 没有升高, 看起来 MOSFET 再次关断了 t 3: 越过米勒平台,V GS 继续升高至最大值 MOSFET 现在完全导通, 进一步增加 V GS 会导致 R DS(on) 进一步降低关断过程关断过程可分为三个阶段图 5 MOSFET 关断过程 t 4: 驱动器输出端转为低,V GS,int ( 红色 ) 开始缓慢下降从外部可以看到 V GS,ext( 绿色 ) 的一个陡峭阶跃原因还是分压器 R G,ext 和 R G,int t 5: V GS,int 达到米勒平台,MOSFET 开始关断 V DS( 未显示 ) 从 ~ 0 V 到阻断电压 Application Note 第 5 页共 21 页 V 1.0

6 2 MOSFET 开关行为 t 6: 漏极电流 I D( 蓝色 ) 开始以一定的 di/dt 减小现在, 由寄生源极电感 ( 紫色 ) 产生的电压从 V GS,ext 中减去, 从而产生了向下的阶跃 t 7 V GS,int 达到阈值电压 V GSth, 漏极电流 I D 降至零 Di/dt 也为降至零, 例如 V L,Source = 0 V, 导致 V GS,ext 出现正阶跃即使管芯 V S,int 没有升高, 看起来 MOSFET 又再次导通了 MOSFET 完全关断 Application Note 第 6 页共 21 页 V 1.0

1 测量用 PCB 所有测量均使用此 PCB 完成 : 图 6 测量用 PCB 最初, 这是一个完整的半桥设计, 每个开关最多可并联三个 MOSFET 这是一种单层 PCB,

7 3 仿真和 PCB 电路定义 3 仿真和 PCB 电路定义本章将介绍用于仿真的实现电路第一步, 有必要定义仿真电路的基本设置此后, 在 PCB 上实现该电路, 下一步, 仿真电路必须与真实 PCB 近似这一步必不可少, 因为 PCB 由于走线长度而具有寄生电感为了比较仿真和实际行为, 必须在仿真电路中加上这些电感 3.1 测量用 PCB 所有测量均使用此 PCB 完成 : 图 6 测量用 PCB 最初, 这是一个完整的半桥设计, 每个开关最多可并联三个 MOSFET 这是一种单层 PCB, 类似于大功率驱动应用中使用的标准绝缘金属基板 (IMS), 如叉车和轻型电动车 (LEV) 测量方面, 只有两个 MOSFET(DUT1 和 DUT3) 组装为低侧有源开关, 而高侧只有一个作为飞轮二极管 3.2 仿真电路图 7 改良型仿真电路 Application Note 第 7 页共 21 页 V 1.0

8 3 仿真和 PCB 电路定义仿真方面, 使用了图 7 中的简化示意图寄生电感值是基于经验法则估算的 : 假设 1 厘米的轨道长度约为 10 nh 当然这个值取决于布局, 但就开始而言, 这些值足够了 Application Note 第 8 页共 21 页 V 1.0

9 仿真测量之间的所有比较以及所述组件的相应影响都需要分析在开始分析之前, 必须知道 PCB 上的电流 ( 通过并联的 MOSFET) 无法精确测量有必要在电路中增加一个电阻并测量其电压, 但该电阻可能会影响开关行为, 测量结果也不正确因此, 必须比较测量和仿真的 V GS 和 V DS 波形采用不同 R G,ext 源极电感或具有不同 V GSth 的 MOSFET 时, 所有开关行为差异需要与完全对称的设置比较, 该设置为参考设置 (Ref) 仿真和测量在 10 khz 下进行, 这是大功率驱动应用中的典型开关频率每个设置的仿真和测量 V GS (DUT1 和 DUT3) 波形都会显示 4.1 MOSFET 键合线源极电感的影响键合线的组装和 MOSFET 在 PCB 上的放置会导致每个器件的源电感存在微小差异为了了解源极电感的影响, 假设在 DUT3 的源极上增加 2 nh 电感内外源极电感之和现在为 4 nh, 是 DUT1 的两倍图 8 仿真电路图 : 在一个支路增加源极电感 Application Note 第 9 页共 21 页 V 1.0

10 图 9 比较仿真与测量,DUT3 有 2 nh 额外源极电感 DUT1 和 DUT3 之间 V GS 差异的原因在第 2.3 节中作了解释导通期间, 由较低源极电感引起的 DUT1 ( 蓝色 ) 中较高的 di/dt 会产生更高的 V GS 关断期间, 较低的源极电感同样会产生较高的 di/dt, 但该数字为负值, 在开关过程中降低了 DUT1 的 V GS Application Note 第 10 页共 21 页 V 1.0

11 图 10 不同阶段的损耗图 10 说明了不同时间范围内的损耗为了不受开关频率的影响, 这里的损耗以 μj 每次发射表示, 例如单个 100 µs 脉冲 DUT1 DUT2 和 Ref ( 绝对平衡电路中的参考 MOSFET) 的总损耗几乎相同 I2R 损耗是 R DS(on) 损耗上图表明, 仿真值与实测值的比较中, 存在定性相似的波形此外, 很明显, 当电流开始流动时,DUT1 和 DUT3 的 V GS 表现开始不同随后 DUT3 源极电感上出现了较大的压降达到最大电流后, 电流斜率没有变化,DUT1 DUT3 的 V GS 再次相等这种行为出现在 MOSFET 导通和关断阶段, 与外部栅极电阻的影响相比完全不同这点将在下一章介绍 4.2 外部栅极电阻 RG,ext 容差的影响与每个电子部件一样, 外部栅极电阻也存在容差较大的电阻会导致较晚的开关切换假设容差为 +/- 10%, 则会得到如下电路图 : Application Note 第 11 页共 21 页 V 1.0

12 图 11 不同的外部栅极电阻的设置图 12 仿真与测量的比较 (R G,ext) Application Note 第 12 页共 21 页 V 1.0

13 图 13 两种不同的外部栅极电阻下的损耗关断过程中,MOSFET 的栅极电阻越大, 其损耗也越大这对开关行为几乎没有影响, 因为当使用例如 10 Ω 的 R G,ext 时,DUT1 和 DUT3 的容差为 ±5% 或更小, 最坏的情况是 DUT1 为 9.5 Ω,DUT3 为 10.5 Ω 此条件丛存在能量耗散, 如图 13 所示 4.3 栅极阈值电压 VGSth 的影响 IPB072N15N MOSFET 的 V GSth 室温下的变化范围在 2 V 到 4 V 之间假设最坏情况下的变化, 则会得到如下电路图 : Application Note 第 13 页共 21 页 V 1.0

14 图 14 V GSth 变化的仿真电路图图 15 V GSth: 仿真与测量的比较 Application Note 第 14 页共 21 页 V 1.0

15 图 16 最坏情况下 V GSth 变化的损耗 (2 V 至 4 V) 同样, 关断期间的损耗远高于导通期间的损耗如果使用非合并批次, 则一批中的差异要小得多假设差值仅为 0.4V, 则差异显著减小 Application Note 第 15 页共 21 页 V 1.0

16 图 17 V GSth: 仿真与测量的比较图 V GSth 变化的损耗 Application Note 第 16 页共 21 页 V 1.0

17 4.4 非对称 / 不平衡布局如果电路不完全平衡, 则开关行为可能会发生很大变化假设 1 cm 铜轨的电感为 ~10 nh, 则会得到以下电路 : 图 19 非对称布局的仿真电路图图 20 非对称布局的 DUT1 和 DUT3 的 V GS (10 nh) 图 21 非对称电流分配 (10 nh 电感 ) Application Note 第 17 页共 21 页 V 1.0

18 图 22 非对称布局中的损耗 Application Note 第 18 页共 21 页 V 1.0

19 5 小结 5 小结仿真和测量结果表明了损耗差异如果 V GSth 为最坏情况的数值, 则可以看到最大的变化图 23 损耗概述 Application Note 第 19 页共 21 页 V 1.0

20 Paralleling MOSFETs in high current LV drives applications 修订记录修订记录文档版本发布日期变更说明 V 1.0 首次发布 Application Note 第 20 页共 21 页 V 1.0

21 商标所有提及的产品或服务名称和商标均为其各自所有者的财产版本出版方英飞凌科技股份公司 Munich, Germany 2022 英飞凌科技股份有限公司版权所有您对这份文档有问题吗? 电子邮件 : erratum@infineon.com 重要声明本应用说明中给出的信息仅作为产品使用建议, 不得被视为就产品特定功能条件或质量作出的任何说明或保证在使用产品前, 本应用说明的使用者必须在实际应用中验证本文档描述的任何功能和其他技术信息对于本应用说明中给出的任何及所有信息, 英飞凌科技股份公司特此声明不作任何及所有保证, 亦不承担任何形式的责任 ( 包括但不限于对不侵犯任何第三方知识产权的保证 ) 本文档所含数据仅供受过技术培训的人员使用客户的技术部门应负责评估该产品是否适合目标应用, 以及本文档中给出的产品信息就该应用而言是否完整若需获得有关我司产品技术交付条款和条件价格的更多信息, 请联系距离您最近的英飞凌办事处 ( 警告由于技术需要, 我司产品可能包含有害物质若需了解相关物质的类型, 请联系距离您最近的英飞凌办事处除非由英飞凌科技授权代表签署的书面文件中另有明确批准, 否则不得将我司产品用于任何产品失效或产品使用据合理预计可能导致人身伤害的应用参考资料 AN_1803_PL11_1804_092613_CN

数据表 / Datasheet F4-23MR12W1M1_B11

数据表 / Datasheet F4-23MR12W1M1_B11 EasyPACK 模块采用 CoolSiC TrenchMOSFET 带有 pressfit 压接管脚和温度检测 NTC EasyPACK modulewithcoolsic TrenchMOSFETandPressFIT/NTC / VDSS = 1200V ID nom = 50A / IDRM = A 潜在应用 PotentialApplicatio DC/DC 变换器 DC/DCconverter