投稿類別：工程技術類

Size: px

Start display at page:

Download "投稿類別：工程技術類"

光明弘
5 years ago
Views:

1 投稿類別 : 工程技術類篇名 : 數位積體電路 TTL VS. CMOS 邏輯族之比較作者 : 蔡益昌國立岡山農工電子三陳坤煌國立岡山農工電子三指導老師 : 曾俊隆老師

2 壹前言近數十年來, 由於科技不斷創新, 元件製作技術不斷改良, 電子元件也由早期的真空管時期電晶體時期, 而進展到積體電路時期, 可見科技日新月異推陳出新, 更進一步發現積體電路將其不同特性零件, 如電晶體二極體電阻電容等電子元件部分, 用微電子的精密技術將其濃縮在極微小的矽製晶片上, 晶片內各種不同元件彼此互相連接, 將作為一個具體的完整電子電路, 在使用上不外乎為了簡化電路設計減少配線數縮小產品體積使其降低成本功能多可靠性高攜帶方便等因此, 在現今的電子電路產品設備中將可看到積體電路之蹤影, 且廣泛地被應用在其中, 例如 : 電視機電子錶電子鐘音響電腦主機板等其內部原理構造都結合積體電路原理所設計的, 所以積體電路在產業發展與設計技術研發上將扮演非常極為重要的角色再者, 積體電路在處理訊號部份而言, 也因隨著電子科技的創新發展, 乃須具備穩定性好可靠性高適合長期儲存資料有效結合電腦系統處理資訊及高度整合性之優勢特質, 因此, 數位訊號的應用也日益廣泛擴增中, 幾乎在傳播科技的領域中已全面的取代了傳統的類比訊號系統有鑑於此, 本研究將探討數位積體電路之種類, 分析整理其 TTL 和 CMOS 電氣特性, 包含電壓電流扇出數雜訊邊限等, 以及針對 TTL 和 CMOS 之特性作優缺點比較, 作為日後使用者在電路設計視為重要參考依據貳正文ㄧ積體電路 (C) 積體電路簡稱 C, 是利用精密的微電子元件製作技術, 將電子電路微縮在極小的晶片上, 體積小但功能或用途卻很多, 專門做為類比系統使用的積體電路, 就稱為類比積體電路, 相對地專門做為數位系統使用的積體電路, 就稱為數位積體電路目前的現況因應電子科技日益發展迅速, 數位積體電路又因體積小消耗電量低消耗功率也很小, 所以數位訊號系統可靠性很高故障率也偏低, 所以, 幾乎在傳播科技的領域中已全面的取代了傳統的類比訊號系統再者, 若依製造技術的不同, 數位積體電路又可分為兩類, 一種為雙極性技術, 簡稱 BJT, 另一種為單極性技術, 簡稱 FET 所謂雙極性技術是指積體電路內使用的電晶體元件是由自由電子和電洞作為傳遞電流的主要載子, 而單極性技術使用的電晶體元件則是在傳遞電流時僅有自由電子或電洞其中一種作為傳輸載子因此, 本組就針對 BJT 與 FET 各種項目作整理比較如表一所示表一 BJT 與 FET 之比較 ( 作者彙整 ) 種類規格項目 BJT FET NPN PNP 型 J-FET: 僅空乏型, 分 N 型 P 型通道 MOS-FET: 空乏與增強型, 分 N P 通道 1

3 載子元件表一 BJT 與 FET 之比較 ( 作者彙整 )( 續 ) 項目 BJT FET 雙極性 ( 自由電子和電洞 ) 單極性 ( 自由電子或電洞 ) 控制電流電流控制元件電壓控制元件工作頻率高頻低頻接腳偏壓集極與射極摻雜濃度不同不可對調源極與汲極濃度大小皆相同可對調高頻響應佳不佳操作速率快慢雜訊大小熱穩定性低高熱跑脫有無漏電流有無抵補電壓有無增益頻寬高低數位積體電路是用來做為基本邏輯運算的邏輯閘, 若依內部邏輯閘數與內部電子元件數細分, 又可分為小型積體電路 (SS) 中型積體電路 (MS) 大型積體電路 (LS) 超大型積體電路 (VLS) 與極大型積體電路 (ULS) 五種, 整理如表二所示內含 C 種類小型積體電路 (SS) 中型積體電路 (MS) 大型積體電路 (LS) 超大型積體電路 (VLS) 特大型積體電路 (ULS) 表二各種數位積體電路內部元件數邏輯閘數 ( 作者彙整 ) 元 ( 零 ) 件數邏輯閘數用途約 100 個以下約 12 個以下各種基本邏輯閘的 C 約 100 個至 1000 個約 12 個至 100 個編碼器解碼器多工器計數器約 1000 個至個約 100 個至 1000 個小容量的記憶體簡單型的 CPU 約個以上約 1000 個以上大容量的記憶體 ( SRAM ROM ) 約個以上約個以上微處理器 C ( ntel Core i7 ) 2

4 二電晶體 - 電晶體邏輯族 (TTL) 電晶體 - 電晶體邏輯, 英文縮寫為 TTL, 是市面上較為常見且應用最廣泛的一種邏輯閘數位積體電路, 由電阻器和二極體所組成 TTL 最早是由德州儀器所開發出來的, 現雖有多家廠商製作, 但編號命名還是以德州儀器所公佈的資料為主,TTL 的編號固然很多, 如一般的 74/54 開頭的 C 最為普遍,74 編號為工商類規格,54 編號為軍用規格, 不管是 74 或 54 編號的 C, 又可以分成七類, 而這七類分別為 : 改良式低功率蕭特基電晶體邏輯 (ALS); 改良式蕭特基電晶體邏輯 (AS); 蕭特基電晶體邏輯 (S); 低功率蕭特基電晶體邏輯 (LS); 高速型電晶體邏輯 (H); 標準型電晶體邏輯 ; 低功率型電晶體邏輯 (L) 等類型, 可見 TTL 在產品類型種類繁多, 現今在數位邏輯積體電路中, 仍以電晶體 - 電晶體邏輯族 (TTL) 使用最為廣泛三互補式金屬氧化物半導體 (CMOS) 互補式金屬氧化物半導體, 英文縮寫為 CMOS, 是一種積體電路製程, 可在矽晶圓上製作出 PMOS 和 NMOS 元件, 由於 PMOS 與 NMOS 在特性上為互補性, 因此稱為 CMOS CMOS 依其產品規格可分為 40 或 45 編號的 C, 其針對產品類型又可分成五種不同型態, 依序為 : 標準型 ; 改良式 CMOS(AC); 改良式 CMOS(ACT) ( 與 TTL 相容 ); 高速型 CMOS(HC); 高速型 CMOS(HCT)( 與 TTL 相容 ) 四 TTL 與 CMOS 之邏輯準位數位系統依其信號的變化, 只有高準位與低準位電壓兩種高準位電壓稱為 H (high), 低準位電壓稱為 L(low), 習慣上我們都以 1 與 0 來表示, 及 H=1,L=0 換句話說, 在數位系統中, 信號的變化只有 1 與 0 而已 ( 一 ) 電晶體 - 電晶體邏輯族 (TTL) 邏輯準位 ( 以標準型為例 ) 1 TTL 的輸入電壓邏輯狀態 : TTL 以電晶體做為邏輯判斷及邏輯輸出的主要元件, 輸入電壓 V L 低於 0.8V 以下視為低態, 輸入電壓 V H 高於 2.0V 以上視為高態, 而當輸入端的電壓介於 0.8V~2.0V 之間時, 是一個邏輯準位不明確範圍, 為不允許之狀態, 設計電路時要避免有此範圍的電壓輸入 2 TTL 的輸出電壓邏輯狀態 : TTL 的輸出端由兩個串接的電晶體負責輸出邏輯準位電壓, 使得輸出電壓 V OL 小於 0.4V 視為低態, 輸出電壓 V OH 大於 2.4V 視為高態, 而當輸出端的電壓介於 0.4V~2.4V 之間時, 是一個邏輯準位不明確範圍, 為不允許之狀態, 設計電路時要避免有此範圍的電壓輸出 3

5 3 TTL 的輸入電流邏輯狀態 : 當輸入邏輯狀態為 1 時, 流入邏輯閘輸入端的電流 H 的最大值為 40mA 以下, 當輸入邏輯狀態為 0 時, 自邏輯閘輸入端流出的電流 L 的最大值為 -1.6mA 以下 4 TTL 的輸出電流邏輯狀態 : 當輸出邏輯狀態為 1 時, 自邏輯閘輸出端流出的電流 OH 最大值為 -400mA 以下, 當輸出邏輯狀態為 0 時, 流入邏輯閘輸出端的電流 OL 最大值為 16mA 以下 ( 二 ) 互補式金屬氧化物半導體 (CMOS) 邏輯準位 ( 以標準型為例 ) 1 CMOS 的輸入電壓邏輯狀態 : CMOS 以互補式金屬氧化物半導體為主要元件, 可分為單電源及雙電源, 單電源輸入端的電壓 V L 低於 0.3V DD 以下視為低態, 若 V H 高於 0.7V DD 以上視為高態, 雙電源輸入端的電壓 V L 低於 0.3(V DD -V SS )+ V SS 以下視為低態, 若 V H 高於 0.7 (V DD -V SS )+ V SS 以上視為高態, 而當輸入電壓在單電源部分是介於 0.3V DD~ 0.7V DD 或者輸入電壓雙電源部分是介於 0.3(V DD -V SS )+ V SS ~0.7(V DD - V SS )+ V SS 之間視為邏輯準位不明確範圍, 為不允許之狀態, 在設計電路時要避免有此範圍的電壓輸入 2 CMOS 的輸出電壓邏輯狀態 : CMOS 以單電源部分而言, 輸出端的電壓 V OL 低於 0V 視為低態,V OH 大於 V DD 視為高態 ; 雙電源部分而言, 輸出端的電壓 V OL 小於 Vss 視為低態,V OH 大於 V DD 視為高態, 而當輸出電壓在單電源部分介於 0~V DD 或者雙電源部分是介於 V DD ~V SS 之間視為邏輯準位不明確範圍, 為不允許之狀態, 在設計電路時要避免有此範圍的電壓輸出 3 CMOS 的輸入電流邏輯狀態 : 當輸入邏輯狀態為 1 時, 流入邏輯閘輸入端的電流 H 的最大值為 0.1μA 以下, 當輸入邏輯狀態為 0 時, 自邏輯閘輸入端流出的電流 L 的最大值為 -0.1μA 以下 4 CMOS 的輸出電流邏輯狀態 : 當輸出邏輯狀態為 1 時, 自邏輯閘輸出端流出的電流 OH 的最大值為 -0.4mA 以下, 當輸出邏輯狀態為 0 時, 流入邏輯閘輸出端的電流 OL 的最大值為 0.4mA 以下綜合上述, 將針對 TTL 與 CMOS 之電壓電流之邏輯準位, 依其輸入與輸出在高態與低態部分整理如表三表四所示 4

6 表三 TTL 與 CMOS 之電壓邏輯準位 ( 作者繪製 ) 邏輯族 CMOS TTL 電壓值單電源雙電源 (V DD V SS ) (V DD ) V H 2.0V 以上 0.7V DD 以上 0.7(V DD -V SS )+ V SS V L 0.8V 以下 0.3V DD 以下 0.3(V DD -V SS )+ V SS V OH 2.4V 以上 V DD V DD V OL 0.4V 以下 0V V SS 表四 TTL 與 CMOS 之電流邏輯準位 ( 作者繪製 ) 邏輯族 TTL CMOS 電流值 H 40μ A 以下 0.1μA L -1.6mA 以下 -0.1μA OH -400μA 以下 -0.4mA OL 16mA 以下 0.4mA 五 TTL 與 CMOS 之電壓特性 -- 雜訊邊限雜訊邊限指在不改變輸出端邏輯準位時, 輸入端所能容忍最大雜訊電壓而雜訊邊限分為兩項, 高準位雜訊邊限與低準位雜訊邊限當輸入電壓介於 V L(max) ~ V H(min) 之間時, 將造成邏輯閘無法辨認的範圍也就是不確定區, 而引起錯誤動作或無法驅動次一級的邏輯閘當雜訊電壓小於雜訊邊限時, 並不會影響輸入的邏輯狀態, 反之, 雜訊電壓大於雜訊邊限時, 將使輸入邏輯狀態進入無法辨認的範圍不確定區, 故雜訊邊限愈大受雜訊干擾的機會愈小 ( 一 ) 電晶體 - 電晶體邏輯族 (TTL) 電壓特性 1 高準位雜訊邊限 (V NM ): V NM = _ V OH (min )-V H ( min ) _ 由上述得知 TTL 的高態輸出電壓與高態輸入電壓之數值為 2.4V 和 2V, 將其帶入公式為 : _ 2.4V-2V _ =0.4V 2 低準位雜訊邊限 (V NL ): V NL = _ V L (-V OL ( _ 由上述得知 TTL 的低態輸入電壓與低態輸出電壓之數值為 0.8V 和 0.4V, 將其帶入公式為 : _ 0.8V-0.4V _ =0.4V 5

7 ( 二 ) 互補式金屬氧化物半導體 (CMOS) 電壓特性 1 高準位雜訊邊限 (V NM ): V NM = _ V OH (min )-V H ( min ) _ 由上述得知 CMOS 的高態輸出電壓與高態輸入電壓之數值為 V DD 和 0.7V DD, 將其帶入公式為 : _ V DD -0.7V DD _ =0.3V DD 2 低準位雜訊邊限 (V NL ): V NL = _ V L (-V OL ( _ 由上述得知 CMOS 的低態輸入電壓與低態輸出電壓之數值為 0.3V DD 和 0V, 將其帶入公式為 : _ 0.3V DD -0V _ =0.3 V DD 六 TTL 與 CMOS 之電流特性 -- 扇出數扇出數即指其所能推動之同型邏輯輸入的數量 ; 換句話說, 邏輯閘之輸出端可以推動其他邏輯閘輸入端的總數目 ( ㄧ ) 電晶體 - 電晶體邏輯族 (TTL) 電流特性 1 高態扇出數 (N H ): 由推動邏輯閘的輸出端在高電位時, 能夠提供的最大電流值 ( OH ), 與負載邏輯閘的輸入端在高電位時, 流入該輸入最大電流值 ( H ) 決定, 即公式為 : N H = OH( H( 由上述得知 TTL 的高態輸出電流與高態輸入電流為 -400 μa 和 40μA, 將其帶入公式可得 : _ -400μA 40μA _ =10 2 低態扇出數 (NL ): 由推動邏輯閘的輸出端在低電位時, 能夠提供的最大電流值 ( OL ), 與負載邏輯閘的輸入端在低電位時, 流入該輸入端的最大電流值 ( L ) 決定, 即公式為 : N L = OL( L( 由上述得知 TTL 的低態輸出電流與低態輸入電流為 16mA 和 -1.6mA, 將其帶入公式可得 : _ 16mA -1.6mA _ =10 6

8 ( 二 ) 互補式金屬氧化物半導體 (CMOS) 電流特性 1 高態扇出數 (N H ): 由推動邏輯閘的輸出端在高電位時, 能夠提供的最大電流值 ( OH ), 與負載邏輯閘的輸入端在高電位時, 流入該輸入最大電流值 ( H ) 決定, 即公式為 : N H = OH( H( 由上述得知 CMOS 的高態輸出電流與高態輸入電流為 -0.4mA 和 0.1μA, 將其帶入公式可得 : _ -0.4mA 0.1μA _ 50 2 低態扇出數 (N L ): 由推動邏輯閘的輸出端在低電位時, 能夠提供的最大電流值 ( OL ), 與負載邏輯閘的輸入端在低電位時, 流入該輸入端的最大電流值 ( L ) 決定, 即公式為 : N L = OL( L( 由上述得知 CMOS 的低態輸出電流與低態輸入電流為 0.4 ma 和 -0.1μA, 將其帶入公式可得 : _ 0.4 ma -0.1μA _ 50 綜合上述, 可得結論為標準型 TTL 扇出數為 10, 標準型 CMOS 扇出數 50; 標準型 TTL 抗雜訊邊限為 0.4 V, 標準型 CMOS 抗雜訊邊限為 0.3 V DD, 因此將針對 TTL 與 CMOS 之電流特性 ( 扇出數 ) 電壓特性 ( 抗雜訊邊限 ) 在低態與高態部分依序整理如表五所示表五 TTL 與 CMOS 抗雜訊邊限扇出數 ( 作者繪製 ) 特性邏輯 TTL CMOS 抗雜訊邊限 0.4V 0.3 V DD 扇出數

9 七 TTL 與 CMOS 之比較將針對 TTL 與 CMOS 在於產品規格類型特性外加電壓範圍消耗功率傳輸延遲時間速度扇出數以及抗雜訊邊限部分作整理比較, 以提供使用者在操作電路設計上視為重要參考依據, 如表六所示表六 TTL 與 CMOS 之比較 ( 作者彙整 ) 邏輯族分類 TTL CMOS 外加電壓 5V 3V~18V 產品規格 74/54 系列 40/45 系列電源單電源雙電源消耗功率高低傳輸延遲時間短長速度快慢特性不受靜電破壞可空接受靜電破壞不可空接扇出數 10 高於 50 抗雜訊邊限較 CMOS 差佳改良式低功率蕭特基 (ALS) 改良式 (AC) 改良型(ACT) 改良式蕭特基 (AS) 蕭特基 ( 與 TTL 相容 ) 高速型類型 (S) 低功率蕭特基(LS) 高 (HC) 高速型 (HCT)( 與速型 (H) 標準型低功率型 TTL 相容 ) (L) 參結論在這次小論文製作當中, 我們學會了 TTL 與 CMOS 的特性, 包含電流電壓特性以及各輸入輸出邏輯準位狀態, 讓我們更深入地了解 TTL 與 CMOS 之間的差異性, 於是將 TTL 與 CMOS 重新歸納統整後, 能夠去了解怎麼去運用與說明 TTL 與 CMOS 間的特性功能各有優缺點, 但在電量的消耗部分則是以 CMOS 較佳, 但在運作上顯得速度就較慢, 所以整體上 TTL 與 CMOS 間各有利與弊, 於是本組將以表格整理方式, 以提供使用者在操作運用設計電路方面上作為重點參考資料又加上 TTL 與 CMOS 在市場上佔有一席之地, 也扮演著相當重要的角色, 所以兩者在設計領域中是不可或缺的再者, 在未來的趨勢動向中, 手機電腦音響等這些 3C 產品將邁向低功率低成本功能多可靠性高攜帶方便等方向去發展, 更可參考 TTL 與 CMOS 的特性, 結合兩者優點, 補足兩者缺點, 達成互補效應, 相輔相成而創作出新型零件 8

10 最後, 相信在未來的發展或運用上, 產品的設備與功能必定增加, 而方便性也相對的提升, 電路設計上也能夠廣泛的應用, 並且增加產品創造的機會, 解決生活所需, 以增進未來品質優良化肆引註資料註一郭正邦 (1996) CMOS 數位 C 美商麥格羅希爾註二陳自雄. 張文斌 (2009) 數位邏輯電路實習台北 : 東華出版社註三 R.L. 托克海姆 (2002) 數位原理科學出版社註四郭正邦 (1900) BiCMOS 數位 C 美商麥格羅希爾註五張榮洲 (2010) 數位電路 DY 台北 : 全華圖書註六蘇國和鄒宏基 (2009) 數位邏輯 ( 第二版 ) 台北 : 儒林出版社註七張無忌 (2014) 數位邏輯實習 ( 初版二刷 ) 台北 : 新文京出版社註八黃正光吳紹懋 (2010) CMOS 數位積體電路分析與設計 ( 第三版 ) 台北 : 全華圖書註九羅昕 (2014) CMOS 圖像傳感器集成電路 -- 原理設計和應用台北 : 電子工業出版社 9

ch05

ch05 物理系光電組二年級電子學單元七 BJT 電晶體授課老師 : 輔仁大學物理系副教授張敏娟 2015 spring 1 物理系光電組二年級電子學單元七 BJT 電晶體 BJT 電晶體基本原理 1 BJT 電晶體把 N 型和 P 型半導體, 再組合, 變成電晶體 BJT 電晶體是一個把訊號放大的元件 3 BJT 電晶體三端元件 4 BJT 有兩種組成 NPN 型 PNP 型 5 N