4.1 VHDL VHDL 4-1 a b & c 4-1 2
|
|
- 仪 尹
- 7 years ago
- Views:
Transcription
1 4.1 VHDL 4.2 VHDL 4.3 VHDL 4.4 VHDL 4.5 1
2 4.1 VHDL VHDL 4-1 a b & c 4-1 2
3 ( 4-1 ) (1) a b c ( 1 ) (2) c=a b CPU VHDL 3
4 VHDL 4-2 a b & c a c b c a b 4-2 VHDL 4
5 1 ENTITY IS d0 & 1 q END d1 & sel
6 VHDL ENTITY mux2 IS GENERIC(m: TIME:=1ns) PORT (d0 d1 sel: IN BIT END mux2 q: OUT BIT) ARCHITECTURE connect OF mux2 IS SIGNAL tmp: BIT BEGIN PROCESS (d0 d1 sel) VARIABLE tmp1 tmp2 tmp3: BIT 6
7 BEGIN tmp1=d0 AND sel tmp2=d1 AND ( NOT sel) tmp3=tmp1 OR tmp2 tmp<=tmp3 q<=tmp AFTER m END PROCESS END connect 7
8 1) 4-1 GENERIC (m:time=1 ns) m 1 ns q<=tmp AFTER m tmp 1 ns q GENERIC q 8
9 2) ( ) : PORT( { }: { }: ) (1) 4-3 d0 d1 sel q 9
10 (2) 4-3 d0 d1 sel IN q OUT IN OUT 4-1 IN OUT INOUT BUFFER LINKAGE ( ) ( ) 10
11 4-1 OUT BUFFER 4-4 d clk q OUT & d clk q BUFFER (a) (b) 4-4 OUT BUFFER (a) OUT (b) BUFFER 11
12 (3) VHDL 10 : BIT BIT_VECTOR BIT BIT ( 1 0 ) BIT_VECTOR 8 BIT_VECTOR
13 4-2 PORT (d0 d1 sel: IN BIT q: OUT BIT bus: OUT BIT_VECTOR(7 DOWNTO 0)) d0 d1 sel q BIT bus BIT_VECTOR (7 DOWNTO 0) bus 8 B7 B
14 2 3 ( ) ( ) ( ) 14
15 ARCHITECTURE OF IS BEGIN END ARCHITECTURE OF IS END 15
16 1) OF IS ARCHITECTURE structural OF mux IS 2) ARCHITECTURE BEGIN 3) BEGIN END 16
17 4.1.2 VHDL (Object) 3 (Signal) (Variable) (Constant) VHDL 3 ARCHITECTURE PACKAGE ENTITY PROCESS FUNCTION PROCEDURE 17
18 1 (Constant) : CONSTANT : := : CONSTANT VCC: REAL:=5.0 CONSTANT DALY: TIME:=100 ns CONSTANT FBUS: BIT_VECTOR:="0101" 18
19 2 (Variable) VHDL : VARIABLE : := VARIABLE x y: INTEGER VARIABLE count: INTEGER RANGE 0 TO 255:=10 tmp1 tmp2 tmp3 : tmp3:=tmp1+tmp2 AFTER 10 ns 19
20 3 (Signal) SIGNAL : := : SIGNAL sys_clk: BIT:= '0' SIGNAL ground: BIT:= 0 <= := s1 s2 s2 10 ns s1 : s1<=s2 AFTER 10 ns 20
21 4 1) <= := 2) ( BLOCK ) (PROCESS) (SUBPROGRAM) 3) ( 3 ) 21
22 E E ASCII fs ps ns s ms sec min hr NOTE WARNING ERROR FAILURE ( 0 0 ) 22
23 2 VHDL : TYPE { } VHDL : TYPE { } 23
24 : (Enumerated) (Integer) (Real) (Floating) (Array) (Access) (File) (Record) (Time) ( ) 24
25 3 SUBTYPE IS STD_LOGIC_VECTOR : SUBTYPE iobus IS STD_LOGIC_VECTOR(7 DOWNTO 0) SUBTYPE digit IS INTEGER RANGE 0 TO 9 25
26 4 VHDL VHDL STD_LOGIC_1164 STD_LOGIC_ARITH STD_LOGIC_UNSIGNED
27 STD_LOGIC_1164 TO_STDLOGICVECTOR(A) TO_BITVECTOR(A) TO_STDLOGIC(A) TO_BIT(A) 4-4 BIT_VECTOR STD_LOGIC_VECTOR STD_LOGIC_VECTO BIT_VECTOR BIT STD_LOGIC STD_LOGIC BIT STD_LOGIC_ARITH INTEGER UNSDGNED SIGNED CONV_STD_LOGIC_VECTOR(A ) STD_LOGIC_VECTOR UNSIGNED SIGNED CONV_INTEGER(A) INTEGER STD_LOGIC_UNSIGNED CONV_INTEGER(A) STD_LOGIC_VECTOR INTEGER 27
28 5 VHDL : SIGNAL a: STD_LOGIC_VECTOR (7 DOWNTO 0) a<=" " (String) (Bit_Vector) STD_LOGIC_VECTOR : CASE (a & b & c) IS WHEN "001"=>Y<=" " WHEN "010"=>Y<=" " END CASE 28
29 a&b&c ( C ) ' : a<=std_logic_vector ' (" ") SUBTYPE STD3BIT IS STD_LOGIC_VECTOR (0 TO 2) CASE STD3BIT ' (a & b & c) IS WHEN "000"=>Y<=" " WHEN "001"=>Y<=" " 29
30 6 IEEE STD_LOGIC STD_LOGIC_VECTOR VHDL BIT 0 1 'X' IEEE 1993 (IEEE STD1164) STD_LOGIC 9 : 30
31 'U' 'X' '0' 0 '1' 1 'Z' 'W' 'L' 0 'H' 1 '-' STD_LOGIC STD_LOGIC_VECTOR IEEE VHDL 31
32 4.1.4 VHDL 4 (Logical) (Relational) (Arithmetic) (Concatenation) NOT
33 4-5 AND OR NAND NOR XOR = /= < > <= >= + - & + - * / MOD REM ** ABS NOT 33
34 1 VHDL 6 NOT AND OR NAND NOR XOR 6 STD_LOGIC BIT STD_LOGIC_VECTOR C VHDL : X<=(a AND b) OR (NOT c AND d) 34
35 AND OR XOR : a<=b AND c AND d AND e a<=b OR c OR d OR e a<=b XOR c XOR d XOR e a<=((b NAND c) NAND d) NAND e ( ) a<=(b AND c) OR (d AND e) ( ) NOT 35
36 2 VHDL * / MOD REM +( ) -( ) ** ABS ( ) ( ) ( ) 36
37 + - * * / MOD REM 2 STD_LOGIC_VECTOR + ( ) - ( ) * 37
38 3 VHDL 6 = /= < <= > >= = /= (INTEGER) (REAL) (STD_LOGIC) (STD_LOGIC_VECTOR) 38
39 4 & 4 & 4 4 &
40 en & y(0) b(0) b(1) b(2) b(3) & & & y(1) y(2) y(3) a(0) y(4) a(1) y(5) a(2) y(6) a(3) y(7) tmp_b b AND(en & en & en & y a & tmp_b;
41 4-6 en b(0) b(3) y(0) y(7) : y(0)=b(0) y(2)=b(2) y(4)=a(0) y(6)=a(2) y(1)=b(1) y(3)=b(3) y(5)=a(1) y(7)=a(3) 41
42 : tmp_b<=b AND (en&en&en&en) y<=a&tmp_b b 4 en 4 4 a 4 b ( ) 8 y : tmp_b<=(en en en en) : a<=(a tmp_b) 42
43 tmp_b<=(3=>en 2=>en 1=>en 0=>en) tmp_b<=(3 DOWNTO 0=>en) OTHERS : tmp_b<=(others=>en) OTHERS b b(2) 0 en tmp_b<=(2=>'0' OTHERS=>en) 43
44 4.1.5 (ATTRIBUTE) VHDL 44
45 1 'EVENT 'EVENT D D VHDL? 'EVENT 4-6 D 4-6 PROCESS (clk) BEGIN IF(clk'EVENT AND clk='1') THEN q<=d END IF END PROCESS 45
46 2 'RANGE 'REVERSE_RANGE VHDL RANGE REVERSE_RANGE 4-7 FUNCTION vector_to_int(vect: STD_LOGIC_VECTOR) RETURN INTEGER IS VARIABLE result: INTEGER:=0 BEGIN FOR i IN vect'range LOOP result:=result*2 IF Vect(i)= '1' THEN result:=result+1 END IF END LOOP RETURN result END vector_to_int 46
47 4.2 VHDL VHDL VHDL
48 4-8 ENTITY mux2 IS PROT(d0 d1 sel: IN BIT q: OUT BIT) END mux2 ARCHITECTURE rtl OF mux2 IS BEGIN PROCESS (d0 d1 sel) VARIABLE tmp1 tmp2 tmp3: BIT BEGIN tmp1:=d0 AND sel tmp2:=d1 AND (NOT sel) tmp3:=tmp1 OR tmp2 q<=tmp3 END PROCESS END rtl 48
49 LIBRARY IEEE -- USE IEEE.STD_LOGIC_1164.ALL -- ENTITY mux2 IS -- PORT(d0 d1 sel: IN STD_LOGIC q: OUT STD_LOGIC) END mux2 ARCHITECTURE rtl1 OF mux2 IS -- BEGIN PROCESS(d0 d1 sel) VARIABLE tmp1 tmp2 tmp3: STD_LOGIC BEGIN tmp1:=d0 AND sel tmp2:=d1 AND(NOT sel) tmp3:=tmp1 OR tmp2 END PROCESS END rtl1 49
50 ARCHITECTURE rtl2 OF mux2 IS -- END rtl2 CONFIGURATION rtl_mux2 OF mux2 IS FOR rtl1 END FOR END rtl_mux
51 3 VHDL STD_LOGIC STD_LOGIC_VECTOR SIGNAL a: STD_LOGIC SIGNAL b: STD_LOGIC_VECTOR(3 DOWNTO 0) a<='x' --X b<="xxxx" --X 51
52 VHDL ( ) (1) (2) _ ( ) (3) _ SIGNAL a_bus: STD_LOGIC_VECTOR(7 DOWNTO 0) SIGNAL 302_bus:...-- SIGNAL b_@bus:...--@ SIGNAL a bus:...-- _ SIGNAL b_bus_...-- _ 52
53 4.2.2 VHDL 3 : BLOCK PROCESS SUBPROGRAMS 53
54 1 BLOCK 1) BLOCK BLOCK : : BLOCK BEGIN END BLOCK 54
55 2) BLOCK VHDL BLOCK BLOCK VHDL BLOCK
56 ENTITY separate ARCHITECTURE BLOCK1 BLOCK BLOCK 1: BLOCK BLOCK 2: BLOCK BLOCK3 BLOCK4 BLOCK 3: BLOCK BLOCK 4: BLOCK 4-7 BLOCK 56
57 3) BLOCK BLOCK VHDL (Concurrent Statement) VHDL 57
58 2 (PROCESS) 1) PROCESS PROCESS : : PROCESS( 1 2 ) BEGIN END PROCESS PROCESS PROCESS END PROCESS PROCESS PROCESS
59 4-12 ENTITY mux IS PORT(d0 d1 sel: IN BIT q: OUT BIT) END mux ARCHITECTURE connect OF mux IS BEGIN cale: PROCESS(d0 d1 sel) VARIABLE tmp1 tmp2 tmp3: BIT BEGIN tmp1:=d0 AND sel tmp2:=d1 AND (NOT sel) tmp3:=tmp1 OR tmp2 q<=tmp3 END PROCESS END connect 59
60 2) (PROCESS) VHDL BLOCK PROCESS BLOCK PROCESS BLOCK C Pascal VHDL PROCESS SUBPROGRAMS 60
61 3) PROCESS PROCESS 1 PROCESS PROCESS PROCESS(d0 d1 sel) d0 d1 sel VHDL ( ) PROCESS PROCESS PROCESS PROCESS 61
62 4) (PROCESS) 4-12 PROCESS PROCESS PROCESS
63 to_a '1' A B to_b '1' ENTITY pros_com IS PORT(event_a IN BIT); END pros_com; ARCHITECTURE catch_ball OF pros_com IS SIGNAL to_a, to_b BIT: '0'; BEGIN A PROCESS(event_a, to_a) BEGIN IF(event_a'EVENT AND event_ OR (to_a' EVENT AND to_a '1' THEN to_b '1'AFTER 20 ns, '0'AFTER 30 ns END IF; END PROCESS A; B: PROCESS(to_b) BEGIN IF(to_b' EVENT AND to_b '1') THEN to_a '1' AFTER 10 ns, '0' AFTER 20 ns; END IF; END PROCESS B; END catch_ball; 63
64 4-8 A B A B to_b='1' to_b B to_b to_b='1' B B A to_a='1' to_a A to_a to_a='1' A B 64
65 3 (SUBPROGRAM) VHDL (Procedure) (Function) 65
66 1) (1) VHDL : PROCEDURE ( 1 2 ) IS ( ) BEGIN ( ) END PROCEDURE VHDL 66
67 4-13 PROCEDURE vector_to_int ( z: IN STD_LOGIC_VECTOR x_f1ag: OUT BOOLEAN q: INOUT INTEGER) IS BEGIN q:=0 x_f1ag:=false FOR i IN z RANGE LOOP q:=q*2 IF (z(i)=1) THEN q:=q+1 ELSIF(z(i) /=0) THEN x_f1ag:=true END IF END LOOP END vector_to_int 67
68 x_flag=true z x_flag q IN OUT INOUT PROCEDURE shift( din: IN STD_LOGIC_VECTOR SIGNAL dou: OUT STD_LOGIC_VECTOR) END shift 68
69 (2) PROCESS OUT INOUT 69
70 2) (1) VHDL : FUNCTION ( 1 2 ) RETURN IS BEGIN RETURN END VHDL FUNCTION IN FUNCTION FUNCTION 70
71 3) (1) 4-12 PROCESS(...) BEGIN vector_to_int(z x_flag q) END PROCESS BLOCK PROCESS 71
72 (2) BLOCK PROCESS 4-14 selq<=digit_sel(comcnt,min 10,min,sec 10,sec,sec 11,sec 12) segment<=seg_dec(selq) common<=com_dec(comcnt) VHDL 72
73 (Library) UNIX MS-DOS VHDL : LIBRARY VHDL 73
74 1) VHDL 5 IEEE STD ASIC WORK (1) IEEE IEEE STD_LOGIC_1164 IEEE SYNOPSYS STD_LOGIC_ARITH STD_LOGIC_UNSIGNED IEEE 74
75 (2) STD STD VHDL STANDARD VHDL STANDARD STD TEXTIO TEXTIO LIBRARY STD USE STD.TEXTIO.ALL 75
76 (3) ASIC VHDL ASIC ASIC (4) WORK WORK VHDL WORK (5) 76
77 2) (1) 5 WORK STD 3 LIBRARY ( ) : USE LIBRARY_name.package_name.ITEM.name : LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL 77
78 (2) LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY and1 IS END and1 ARCHITECTURE rtl of and1 IS 78
79 END rtl CONFIGURATION s1 OF and1 IS END s1 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY or1 IS CONFIGURATION s2 OF or1 IS END s2 79
80 2 (Package) C include VHDL USE : USE IEEE.STD_LOGIC_1164.ALL VHDL STD_LOGIC_
81 : PACKAGE IS END PACKAGE BODY IS END 81
82 (Header) (Package Body)
83 4-17 LIBRARY IEEE USE IEEE STD_LOGIC_1164.ALL PACKAGE upac IS CONSTANT k: INTEGER:=4 TYPE instruction IS(add sub adc inc srf slf) SUBTYPE cpu_bus IS STD_LOGIC_VECTOR(k-1 DOWNTO 0) END upac 83
84 CPU cpu_bus 4 WORK USE WORK.upac.inctruction 84
85 3 (Configuration) 85
86 : CONFIGURATION OF IS END : CONFIGURATION OF IS FOR END FOR END 86
87 4-18 LIBRARY STD USE STD.STD_LOGIC.ALL ENTITY counter IS PORT(load clear clk: IN T_WLOGIC Data_in: IN INTEGER Data_out: OUT INTEGER) END counter ARCHITECTURE count_255 OF counter IS BEGIN PROCESS(clk) VARIABLE count: INTEGER:=0 BEGIN 87
88 IF clear='1' THEN Count:=0 ELSIF load='1' THEN Count:=data_in ELSIF(clk EVENT) AND (clk='1') AND (clk'last_value='0') THEN IF(count=255) THEN Count:=0 ELSE Count:=count+1 END IF END IF data_out<=count END PROCESS END count_255 88
89 ARCHITECTURE count_64k OF counter IS BEGIN PROCESS(clk) VARIABLE count: INTEGER:=0 BEGIN IF(clear='1') THNE count:=0 ELSIF load='1' THEN count:=data_in ELSIF(clk EVENT) AND (clk='1') AND (clk'last_value='0') THEN IF(count=65535) THEN count:=0 ELSE 89
90 count:=count+1 END IF END IF data_out<=count END PROCESS END count_64k CONFIGURATION small_count OF counter IS FOR count_255 END FOR END small_count CONFIGURATION big_count OF counter IS FOR count_64k END FOR END big_count 90
91 4-18 INTEGER( ) ( 8 16 ) 91
92 4.3 VHDL VHDL a<=b a b a b <= 92
93 : z<=a NOR (b NAND c) 3 a b c : a<=b AFTER 5 ns b 5 ns a 5 ns 93
94 4-19 ENTITY and2 IS PORT (a b:in BIT END and2 c:out BIT) ARCHITECTURE and2_behav OF and2 IS BEGIN c<=a AND b AFTER 5 ns END and2_behav 94
95 i0 i1 i2 i3 b a q
96 4-20 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_UNSIGNED.ALL ENTITY mux4 IS PORT (i0 i1 i2 i3 a b:in STD_LOGIC END mux4 ARCHITECTURE behav OF mux4 IS BEGIN SIGNAL sel:integer WITH sel SELECT q:out STD_LOGIC) q<=i0 AFTER 10 ns WHEN 0 96
97 i1 AFTER 10 ns WHEN 1 i2 AFTER 10 ns WHEN 2 i3 AFTER 10 ns WHEN 3 X AFTER 10 ns WHEN OTHERS sel<= 0 WHEN a='0' AND b='0' ELSE 1 WHEN a='1' AND b='0' ELSE 2 WHEN a='0' AND b='1' ELSE 3 WHEN a='1' AND b='1' ELSE 4 END behav 97
98 2 VHDL VHDL 1) VHDL 98
99 ( ) ns a 10 b 20 ns 20 ns 99
100 b<=a AFTER 10 ns 100
101 2) VHDL ASIC ns 20 ns
102 b a AFTER 20 ns a b ns
103 b TRANSPORT a AFTER 20 n a b ns
104 : b<=transport a AFTER 20 ns TRANSPORT 104
105 3 VHDL : ARCHITECTURE sample OF sample IS BEGIN a<=b AFTER 5 ns a<=d AFTER 5 ns END sample 105
106 sample a b d a b 5 ns a d 5 ns a a b d STD_LOGIC_ STD_LOGIC_
107 OF STD_ULOGIC ACKAGE STD_LOGIC_1164 IS YPE STD_ULOGIC IS ('U' 'X' '0' '1' 'Z' 'W' 'L' 'H' '_') YPE STD_ULOGIC_VECTOR IS ARRAY (NATURAL RANGE< >) UNCTION resolved(s:std_ulogic_vector) RETURN STD_ULOGIC UBTYPE STD_LOGIC IS resolved STD_ULOGIC - - YPE STD_LOGIC_VECTOR IS ARRAY(NATURAL RANGE< >) OF STD_LOGIC ND STD_LOGIC_1164 ACKAGE BODY STD_LOGIC_1164 IS 107
108 CONSTANT resolution_table:stdlogic_table:=( - - U X 0 1 Z W L H - - ('U' 'U' 'U' 'U' 'U' 'U' 'U' 'U' 'U') -- U ('U' 'X' 'X' 'X' 'X' 'X' 'X' 'X' 'X') -- X ('U' 'X' '0' 'X' '0' '0' '0' '0' 'X') -- 0 ('U' 'X' 'X' '1' '1' '1' '1' '1' 'X') -- 1 ('U' 'X' '0' '1' 'Z' 'W' 'L' 'H' 'X') -- Z ('U' 'X' '0' '1' 'W' 'W' 'W' 'W' 'X') - - W ('U' 'X' '0' '1' 'L' 'W' 'L' 'W' 'X') - - L ('U' 'X' '0' '1' 'H' 'W' 'W' 'H' 'X') -- H ('U' 'X' 'X' 'X' 'X' 'X' 'X' 'X' 'X') -- - ) FUNCTION resolved (s:std_ulogic_vector) RETURN STD_ULOGIC IS
109 VARIABLE result:std_ulogic:= 'Z' BEGIN IF (s LENGTH=1) THEN RETURN s(s'low) ELSE FOR i IN s'range LOOP result:=resolution_table(result s(i)) END LOOP END IF RETURN result END resolved END STD_LOGIC_
110 4-21 : FUNCTION resolved (s:std_ulogic_vector) RETURN STD_ULOGIC s s ('0' '1' 'X') s1:=resolved(s) --s1 STD_ULOGIC 110
111 3 0 1 X s1 3 s1? resolved(s) X s1 X s=( 0 Z Z ) resolved(s) 0 s
112 4 GENERIC GENERIC GENERIC GENERIC 4-22 GENERIC 112
113 4-22 ENTITY and2 IS GENERIC (rise fall:time) PORT (a b: IN BIT END and2 c: OUT BIT) ARCHITECTURE behav OF and2 IS BEGIN SIGNAL internal:bit internal<=a AND b c<=internal AFTER (rise) WHEN internal='1' ELSE END behav internal AFTER (fall) 113
114 GENERIC GENERIC MAP VHDL
115 U0 ina & U0_C U2 inb & U1 q inc & ind U1_C
116 4-23 ENTITY sample IS GENERIC (rise fall:time) PORT (ina inb inc ind:in BIT q:out BIT) END sample ARCHITECTURE behav OF sample IS COMPONENT and2 GENERIC (rise fall:time) PORT (a b:in BIT c:out BIT) END COMPONENT 116
117 SIGNAL U0_C U1_C:BIT BEGIN U0:and2 GENERIC MAP (5 ns 5 ns) PORT MAP (ina inb U0_C) U1:and2 GENERIC MAP (8 ns 10 ns) PORT MAP (inc ind U1_C) U2:and2 GENERIC MAP (9 ns 11 ns) PORT MAP (U0_C U1_C q) END behav 117
118 4-23 GENERIC MAP and2 U0 U1 U2 U0 5 ns U1 8 ns U2 9 ns U0 5 ns U1 10 ns U2 11 ns GUARDED BLOCK VHDL 118
119 4.3.2 (RTL) 1 RTL RTL RTL VHDL RTL RTL VHDL
120 4-24 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_UNSIGEND.ALL ENTITY mux4 IS PORT (input:in STD_LOGIC_VECTOR (3 DOWNTO 0) sel:in STD_LOGIC_VECTOR (1 DOWNTO 0) y:out STD_LOGIC) END mux4 ARCHITECTURE rtl OF mux4 IS BEGIN y<=input(0) WHEN sel="00" ELSE input(1) WHEN sel="01" ELSE input(2) WHEN sel="10" ELSE input(3) END rtl 120
121 input(0) input(1) sel y
122 4-25 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_UNSIGEND.ALL ENTITY mux2 IS PORT (input:in STD_LOGIC_VECTOR (1 DOWNTO 0) sel:in STD_LOGIC y:out STD_LOGIC) END mux2 ARCHITECTURE rtl OF mux2 IS BEGIN y<=input(0) WHEN sel='1' ELSE input(1) END rtl 122
123 4-26 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_UNSIGEND.ALL ENTITY mux2 IS PORT (in0 in1 sel:in STD_LOGIC y:out STD_LOGIC) END mux2 ARCHITECTURE rtl OF mux2 IS SIGNAL tmp1 tmp2 tmp3:std_logic BEGIN tmp1<=in0 AND sel tmp2<=in1 AND (NOT sel) tmp3<=tmp1 OR tmp2 y<=tmp3 END rtl 123
124 VHDL 4-25 RTL CAD CAD 124
125 2 RTL 1) X RTL X RTL X RTL 125
126 4-27 RTL sel='1' y 0 sel='0' y 1 sel X X 1 ELSE 1 X PROCESS (sel) BEGIN IF (sel='1') THEN y<='0' ELSE y<='1' END IF END PROCESS 4-28 PROCESS (sel) BEGIN IF (sel='0') THEN y<='1' ELSE y<='0' END IF END PROCESS 126
127 sel='x' y y<= X PROCESS (sel) BEGIN IF (sel='1') THEN y<='0' ELSIF (sel='0') THEN y<='1' ELSE y<='x' END IF END PROCESS ELSE sel sel='x' y X ELSE RTL 127
128 ( ) Z X Z Z X EN Z 0 1 y & &
129 2) RTL RTL RTL (1) RTL PROCESS (clk1 clk2) BEGIN IF (clk1'event AND clk1='1') THEN y<=a END IF IF (clk2 EVENT AND clk2='1') THEN z<=b END IF END PROCESS 129
130 (2) IF ELSE IF ELSE PROCESS (clk) BEGIN IF (clk EVENT AND clk='1') THEN y<=a ELSE - - y<=b END IF END PROCESS 130
131 (3) PROCESS (clk) VARIABLE tmp:std_logic BEGIN IF (clk'event AND clk='1') THEN tmp:=a END IF y<=tmp END IF 131
132 (4) 132
133 4.3.3 AND OR XOR AND OR XOR (AND ENTITY OR ENTITY XOR ENTITY) ENTITY 133
134 u3 d0 & aa d1 u1 u2 & ab u4 1 q sel nse
135 4-34 ENTITY mux2 IS PORT (d0 d1 sel:in BIT END mux2 q:out BIT) ARCHITECTURE struct OF mux2 IS COMPONENT and2 PORT (a b:in BIT c:out BIT) END COMPONENT 135
136 COMPONENT or2 PORT (a b:in BIT c:out BIT) END COMPONENT COMPONENT inv PORT (a:in BIT c:out BIT) END COMPONENT SIGNAL aa ab nsel:bit BEGIN u1:inv PORT MAP (sel,nsel) u2:and2 PORT MAP (nsel,d1,ab) u3:and2 PORT MAP (d0,sel,aa) u4:or2 PORT MAP (aa,ab,q) END struct 136
137 4-34 COMPONENT ( AND OR NOT ) PORT MAP( ) ( u1 u2 u3 u4) 137
138 2 COMPONENT COMPONENT COMPONENT COMPONENT COMPONENT : COMPONENT GENERIC -- PORT -- END COMPONENT 138
139 COMPONENT ARCHITECTURE PACKAGE BLOCK COMPONENT END COMPONENT GENERIC PORT GENERIC PORT 139
140 3 COMPONENT_INSTANT COMPONENT_INSTANT 4-33 a b c 4-16 u2 nsel d1 ab 4-16 COMPONENT_INSTANT : PORT MAP ( ) : u2:and2 PORT MAP (nse1 d1 ab) PORT MAP : 140
141 1) PORT MAP( ) PORT (a b:in BIT c:out BIT) u2 u2:and2 PORT MAP (nsel d1 ab) 4-16 u2 nse1 a d1 b ab c 2) : u2:and2 PORT MAP (a=>nsel b=>d1 c=>ab) 141
142 4.4 VHDL VHDL : 142
143 WAIT IF CASE LOOP NEXT EXIT NULL 143
144 1 WAIT WAIT 4 : : WAIT -- WAIT ON -- WAIT UNTIL -- WAIT FOR
145 2 (ASSERT) ASSERT ASSERT ASSERT REPORT SEVERITY ASSERT REPO-RT SEVERITY VHDL 4 FAILURE ERROR WARNING NOTE 145
146 3 4.3 <= : a<=b b a <= 146
147 4 := a:=2 b:=3.0 c:=d+e 147
148 5 IF 1) IF IF IF THEN END IF IF IF IF IF 148
149 4-39 IF (a='1') THEN c<=b END IF IF a b c a 1 b c b a 1 c<=b c b D 4-40 D VHDL 149
150 4-40 LIBRARY IEEE USE IEEE. STD_LOGIC_1164.ALL ENTITY dff IS PORT (clk d: IN STD_LOGIC q: OUT STD_LOGIC) END dff ARCHITECTURE rtl OF dff IS BEGIN PROCESS(clk) BEGIN IF(clk EVENT AND clk= 1 ) THEN q<=d END IF END PROCESS END rtl 150
151 2) IF IF IF THEN ELSE END IF 151
152 4-41 ARCHITECTURE rtl OF mux2 IS BEGIN PROCESS (a b sel) BEGIN IF (sel= 1 ) THEN c<=a ELSE c<=b END IF END PROCESS END rtl 152
153 3) IF IF IF IF THEN ELSIF THEN ELSIF THEN ELSE END IF 153
154 4-42 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY mux4 IS PORT(input: IN STD_LOGIC_VECTOR (3 DOWNTO 0) sel : IN STD_LOGIC_VECTOR (1 DOWNTO 0) y: OUT STD_LOGIC) END mux4 ARCHITECTURE rtl OF mux4 IS BEGIN PROCESS(input sel) BEGIN IF(sel="00") THEN 154
155 y<=input(0) ELSIF(sel="01") THEN y<=input(1) ELSIF(sel="10") THEN y<=input(2) ELSE y<=input(3) END IF END PROCESS END rtl 155
156 6 CASE CASE IF CASE IF CASE CASE IS WHEN => END CASE 156
157 CASE 4 WHEN => WHEN... => WHEN TO => WHEN OTHERS=> CASE IS => CASE
158 4-43 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY mux4 IS PORT(a b i0 i1 i2 i3: IN STD_LOGIC END mux4 q: OUT STD_LOGIC) ARCHITECTURE mux4_behave OF mux4 IS BEGIN SIGNAL sel: INTEGER RANGE 0 TO 3 B: PROCESS(a b i0 i1 i2 i3) BEGIN IF (a='0' AND b='0') THEN 158
159 sel<=0 ELSIF (a='1' AND b='0') THEN sel<=1 ELSIF (a='0' AND b='1') THEN sel<= 2 ELSIF (a='1' AND b='1' THEN sel<=3 END IF CASE sel IS WHEN 0=>q<=i0 WHEN 1=>q<=i1 WHEN 2=>q<=i2 WHEN 3=>q<=i3 END CASE END PROCESS END mux4_behave 159
160 7 LOOP LOOP VHDL LOOP LOOP 1) FOR LOOP : : FOR IN LOOP END LOOP 160
161 2) WHILE LOOP : : WHILE LOOP END LOOP LOOP 161
162 8 NEXT LOOP NEXT NEXT WHEN NEXT WHEN NEXT NEXT WHEN LOOP 162
163 9 EXIT EXIT LOOP NEXT EXIT LOOP EXIT EXIT WHEN EXIT WHEN LOOP 163
164 4.4.2 VHDL (PROCESS) (Concurrent Signal Assignment) (Conditional Signal Assignment) (Selective Signal Assignment) (Concurrent Procedure Call) (BLOCK) 164
165 1 (PROCESS) PROCESS : WAIT 165
166 2 (Concurrent Signal Assignment) 4.2 ( ) ( ) : ARCHITECTURE behav OF a_var IS BEGIN output<=a(i) END behav ARCHITECTURE behav OF a_var IS BEGIN PROCESS(a i) BEGIN output<=a(i) END PROCESS END behav 166
167 3 (Conditional Signal Assignment) <= 1 WHEN 1 ELSE 2 WHEN 2 ELSE 3 WHEN 3 ELSE ELSE n 167
168 ENTITY mux4 IS PORT(i0 i1 i2 i3 a b: IN STD_LOGIC q: OUT STD_LOGIC) END mux4 ARCHITECTURE rtl OF mux4 IS SIGNAL sel: STD_LOGIC_VECTOR(1 DOWNTO 0) BEGIN sel<=b & a q<=i0 WHEN sel="00" ELSE i1 WHEN sel="01" ELSE i2 WHEN sel="10" ELSE i3 WHEN sel="11" ELSE 'X' END rtl 168
169 4 (Selective Signal Assignment) CASE : WITH SELECT <= 1 WHEN 1 2 WHEN 2 n WHEN n 169
170 4-52 LIBRARY IEEE USE IEEE.STD_LDGIC_1164.ALL ENTITY mux IS PORT(i0 i1 i2 i3 a b: IN STD_LOGIC q: OUT STD_LOGIC) END mux ARCHITECTURE behav OF mux IS SIGNAL sel: INTEGER BEGIN WITH sel SELECT q<=i0 WHEN 0 i1 WHEN 1 i2 WHEN 2 i3 WHEN 3 'X' WHEN OTHERS sel<=0 WHEN a='0' AND b='0' ELSE 1 WHEN a='1' AND b='0' ELSE 2 WHEN a='0' AND b='1' ELSE 3 WHEN a='1' AND b='1' ELSE 4 END behav 170
171 5 (Concurrent Procedure Call) IN OUT INOUT 171
172 6 (BLOCK) BLOCK BLOCK BLOCK : BLOCK { } BEGIN { } END BLOCK 172
173 7 GENERATE GENERATE FOR-GENERATE IF-GENERATE : : FOR IN GENERATE < > END GENERATE : IF GENERATE < > END GENERATE 173
174 FOR-GENERATE FOR-LOOP EXIT NEXT IF-GENERATE IF ELSE ( C ) D D 4-56 GENERATE 4 174
175 a DFF X(0) z(0) z(1) DFF X(1) z(2) DFF X(2) z(3) DFF X(3) z(4) d q d q d q d q b clk clk clk clk lk
176 4-56 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY shift IS PORT(a clk: IN STD_LOGIC b: OUT STD_LOGIC) END shift ARCHITECTURE gen_shift OF shift IS COMPONENT dff PORT(d clk: IN STD_LOGIC q: OUT STD_LOGIC) END COMPONENT SIGNAL z: STD_LOGIC_VECTOR(0 TO 4) BEGIN z(0)<=a g1: FOR i IN 0 TO 3 GENERATE dffx: dff PORT MAP(z(i) clk z(i+1)) END GENERATE b<=z(4) END gen_shift 176
177 GENERATE 4 ( 4-57) 4-57 ARCHITECTURE long_way_shift OF shift IS COMPONENT dff PORT(d clk: IN STD_LOGIC q: OUT STD_LOGIC) END COMPONENT SIGNAL z: STD_LOGIC_VECTOR(0 TO 4) BEGIN z(0)<=a dff1: dff PORT MAP(z(0) clk z(1)) dff2: dff PORT MAP(z(1) clk z(2)) dff3: dff PORT MAP(z(2) clk z(3)) dff4: dff PORT MAP(z(3) clk z(4)) b<=z(4) END long_way_shift 177
178 ) 8421BCD 178
179 (1) 8421BCD 8421BCD BCD s9 s8 s7 s6 s5 s4 s3 s2 s1 s0 a b c d s
180 4-60 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY enco_bcd IS PORT(s0 s1 s2 s3 s4 s5 s6 s7 s8 s9: IN STD_LOGIC; a b c d s: OUT STD_LOGIC) END enco_bcd ARCHITECTURE rtl OF debcd IS SIGNAL tmp_in: STD_LOGIC_VECTOR(9 DOWNTO 0) SIGNAL tmp_out: STD_LOGIC_VECTOR(4 DOWNTO 0) BEGIN Tmp_in<=s9&s8&s7&s6&s5&s4&s3&s2&s1&s0 PROCESS(tmp_in) BEGIN 180
181 CASE tmp_in IS WHEN " "=>tmp_out<="00000" WHEN " "=>tmp_out<="00001" WHEN " "=>tmp_out<="00011" WHEN " "=>tmp_out<="00101" WHEN " "=>tmp_out<="00111" WHEN " "=>tmp_out<="01001" WHEN " "=>tmp_out<="01011" WHEN " "=>tmp_out<="01101" WHEN " "=>tmp_out<="01111" WHEN " "=>tmp_out<="10001" WHEN " "=>tmp_out<="10011" WHEN OTHERS=>tmp_out<="00000" 181
182 END CASE s<=tmp_out(0) d<=tmp_out(1) c<=tmp_out(2) b<=tmp_out(3) a<=tmp_out(4) END PROCESS END rtl CASE WHEN OTHERS 182
183 (2) 74LS LS in0 in7 e1 3 a2 a0 cs e0 183
184 4-9 74LS148 e1 in0 in1 in2 in3 in4 in5 in6 in7 a2 a1 a0 cs e0 1 Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф
185 CASE IF CASE WHEN IF IF 74LS LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY p_encoder PORT (e1 in0 in1 in2 in3 in4 in5 in6 in7:in STD_LOGIC e0 cs a0 a1 a2: OUT STD_LOGIC) END p_encoder ARCHITECTURE rtl of p_encoder IS SIGNAL tmp_in: STD_LOGIC_VECTOR(7 DOWNTO 0) SIGNAL tmp_out: STD_LOGIC_VECTOR(4 DOWNTO 0) 185
186 BEGIN Tmp_in<=in7&in6&in5&in4&in3&in2&in1&in0 Tmp_out<=a2&a1&a0&cs&e0 PROCESS(e1 tmp_in) BEGIN IF(e1='0') THEN IF(tmp_in=" ") THEN Tmp_out<="11110" ELSIF(tmp_in(7)='0') THEN Tmp_out<="00001" ELSIF(tmp_in(6)= '0') THEN Tmp_out<="00101" ELSIF(tmp_in(5)= '0') THEN Tmp_out<="01001" ELSIF(tmp_in(4)= '0') THEN Tmp_out<="01101" ELSIF(tmp_in(3)= '0') THEN 186
187 Tmp_out<="10001" ELSIF(tmp_in(2)= '0') THEN Tmp_out<="10101" ELSIF(tmp_in(1)= '0') THEN Tmp_out<="11001" ELSIF(tmp_in(0)= '0') THEN Tmp_out<="11101" END IF ELSE Tmp_out<="11111" END IF e0<=tmp_out(0) cs<=tmp_out(1) a0<=tmp_out(2) a1<=tmp_out(3) a2<=tmp_out(4) END PROCESS END rtl 187
188 4-61 tmp_in tmp_out 8 5 IF IF e1 in(7)= '0' 0 in(7) in(6) in(0) 188
189 2) 7 7 VHDL (1) 4-10 e a1 a0 q3 q0 4 VHDL
190 e a1 a0 q0 q1 q2 q
191 4-62 LIBRARY IEEE USE IEEE.STDP_LOGIC_1164.ALL ENTITY enco_2_4 IS PORT(e a0 a1: IN STD_LOGIC q0 q1 q2 q3: OUT STD_LOGIC) END enco_2_4 IS ARCHITECTURE rtl OF enco_2_4 IS SIGNAL tmp_in: STD_LOGIC_VECTOR(1 DOWNTO 0) SIGNAL tmp_out: STD_LOGIC_VECTOR(3 DOWNTO 0) BEGIN Tmp_in<=a1&a0 PROCESS(tmp_in e) BEGIN IF(e='0') THEN 191
192 CASE tmp_in IS WHEN"00"=>tmp_out<="1110" WHEN"01"=>tmp_out<="1101" WHEN"10"=>tmp_out<="1011" WHEN"11"=>tmp_out<="0111" WHEN OUTHERS=>tmp_out<="1111" END CASE ELSE Tmp_out<="1111" END IF q0<=tmp_out(0) q1<=tmp_out(1) q2<=tmp_out(2) q3<=tmp_out(3) END PROCESS END rtl 192
193 (2) bi/rbo lt rbi d c b A a b c d e f g Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф Ф
194 VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY deseg7 IS PORT(lt rbi ain bin cin din: IN STD_LOGIC END deseg7 bi_rbo INOUT STD_LOGIC a b c d e f g: OUT STD_LOGIC) ARCHITECTURE rtl OF deseg7 IS SIGNAL tmp_in: STD_LOGIC_VECTOR(3 DOWNTO 0) SIGNAL tmp_out: STD_LOGIC_VECTOR(3 DOWNTO 0) SIGNAL bi_in: rbi_in rbo bi: STD_LOGIC 194
195 BEGIN Tmp_in<=din&cin&bin&ain bi<=bi_rbo rbi_in<=rbi PROCESS(bi) BEGIN IF(rbi=0) THEN Bi_in<='1' ELSE Bi_in<=bi END IF END PROCESS PROCESS(lt rbi_in bi_in tmp_in) BEGIN IF(bi_in='0') THEN 195
196 Tmp_out<=" " ELSIF(lt='1' AND rbi_in='1' AND tmp_in="0000") THEN Tmp_out<=" " ELSIF(lt='1' AND rbi_in='1' AND tmp_in/="0000") THEN CASE tmp_in IS WHEN"0001"=>tmp_out<=" " WHEN"0010"=>tmp_out<=" " WHEN"0011"=>tmp_out<=" " WHEN"0100"=>tmp_out<=" " WHEN"0101"=>tmp_out<=" " WHEN"0110"=>tmp_out<=" " WHEN"0111"=>tmp_out<=" " WHEN"1000"=>tmp_out<=" " WHEN"1001"=>tmp_out<=" " 196
197 WHEN"1010"=>tmp_out<=" " WHEN"1110"=>tmp_out<=" " WHEN"1111"=>tmp_out<=" " END CASE ELSIF(lt='0') THEN rbo<='1' tmp_out<=" " ELSE rbo<='1' tmp_out<=" " END IF a<=tmp_out(0) b<=tmp_out(1) c<=tmp_out(2) 197
198 d<=tmp_out(3) e<=tmp_out(4) f<=tmp_out(5) g<=tmp_out(6) END PROCESS PROCESS(rbi) VARIABLE rbi_v: STD_LOGIC BEGIN rbi_v:=rbi IF(rbi_v='0') THEN bi_rbo<='0' ELSE bi_rbo<='z' END IF END PROCESS END rtl 198
199 2 VHDL e a1 a0 d f 1 Ф Ф Ф D 0 D 3 D D 0 D 3 D D 0 D 3 D D 0 D 3 D 3 199
200 e a1 a0 d3 d0 4 f VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY mux4 IS PORT(a0 a1 d0 d1 d2 d3 e: IN STD_LOGIC f: OUT STD_LOGIC) END mux4 ARCHITECTURE rtl OF mux4 IS SIGNAL a: STD_LOGIC_VECTOR(1 DOWNTO 0) BEGIN a<=a1&a0 PROCESS(e a) BEGIN 200
201 IF(e='0') THEN CASE a IS WHEN"00"=>f<=d0 WHEN"01"=>f<=d1 WHEN"10"=>f<=d2 WHEN"11"=>f<=d3 WHEN OTHERS=>f<='0' END CASE ELSE f<='0' END IF END PROCESS END rtl 201
202 3 VHDL 4-65 a b cin co s 4-65 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY adder IS PORT(a b cin: IN STD_LOGIC co s: OUT STD_LOGIC) END adder ARCHITECTURE rtl OF adder IS BEGIN PROCESS(a b cin) 202
203 VARIABLE cin_v ab1 ab2 abc: STD_LOGIC BEGIN Cin_v:=cin ab1:=a XOR b ab2:=a AND b abc:=cin_v AND ab1 s<=cin_v XOR ab1 co<=abc OR ab2 END PROCESS END rtl 203
204 4 4 4 VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY adder_4 IS PORT(ci a0 b0 a1 b1 a2 b2 a3 b3 IN STD_LOGIC END adder_4 s0 s1 s2 s3 c3_o: OUT STD_LOGIC) ARCHITECTURE rtl OF adder_4 IS COMPONENT adder PORT(a b cin: IN STD_LOGIC co s: OUT STD_LOGIC) 204
205 END COMPONENT SIGNAL c0_s c1_s c2_s: STD_LOGIC BEGIN u0: adder PORT MAP(a0 b0 cin co_s s0) u1: adder PORT MAP(a1 b1 c0_s c1_s s1) u2: adder PORT MAP(a2 b2 c1_s c2_s s2) u3: adder PORT MAP(a3 b3 c2_s c3_o s3) END rtl 205
206 VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_ARITH.ALL USE IEEE.STD_LOGIC_UNSIGNED.ALL ENTITY adder_4_1 IS PORT(a: IN STD_LOGIC_VECTOR(3 DOWNTO 0) b: IN STD_LOGIC_VECTOR(3 DOWNTO 0) s: OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 206
207 c3_o: OUT STD_LOGIC ci: IN STD_LOGIC) END adder_4_1 ARCHITECTURE rtl OF adder_4_1 IS BEGIN PROCESS(a b ci) VARIABLE a_v b_v: INTEGER RANGE 0 TO 15 VARIABLE s_v: INTEGER RANGE 0 TO 31 VARIABLE ci_v: INTEGER RANGE 0 TO 1 BEGIN IF(ci='1') THEN Ci_vi:=1 ELSE Ci_v:=0 207
208 END IF a_v:=conv_integer(a) b_v:=conv_integer(b) s_v:=a_v+b_v+ci_v IF(s_v>=16) THEN S_v:=s_v-16 c3_o<='1' ELSE c3_o<='0' END IF s<=conv_std_logic_vector(s_v 4) END PROCESS END rtl 208
209 4 n q_odd=d0 d1 dn-1 q_even = q _ odd VHDL
210 4-68 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY parity IS PORT(a: IN STD_LOGIC_VECTOR(8 DOWNTO 0) END parity q_odd q_even: OUT STD_LOGIC) ARCHITECTURE rtl1 OF parity IS BEGIN PROCESS(a) VARIABLE tmp: STD_LOGIC 210
211 BEGIN tmp :='0' FOR i IN 0 TO 8 LOOP tmp:=tmp XOR a(i) END LOOP q_odd<=tmp q_even<=not tmp END PROCESS END rtl1 211
212 q_eve q_odd a(0) a(1) a(2) a(3) a(4) a(5) a(6) a(7)
213 4-18 q_odd ARCHITECTURE rtl2 OF parity IS BEGIN PROCESS(a) VARIABLE tmp1: STD_LOGIC_VECTOR (3 DOWNTO 0) VARIABLE tmp2: STD_LOGIC_VECTOR (1 DOWNTO 0) VARIABLE tmp3 tmp4: STD_LOGIC BEGIN 213
214 tmp1(0):=a(0) XOR a(1) tmp1(1):=a(2) XOR a(3) tmp1(2):=a(4) XOR a(5) tmp1(3):=a(6) XOR a(7) tmp4:=a(8) tmp2(0):=tmp1(0) XOR tmp1(1) tmp2(1):=tmp1(2) XOR tmp1(3) tmp3:=tmp2(0) XOR tmp2(1) q_odd<=tmp3 XOR tmp4 q_even<=not q_odd END PROCESS END rtl2 214
215 5 1) 4-19 din dout en en= 1 dout=din en= 0 dout= z ( )
216 din en dout
217 4-13 Din en dout X 0 z
218 VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY tri_gate IS PORT(din en: IN STD_LOGIC END tri_gate dout: OUT STD_LOGIC) ARCHITECTURE rtl OF tri_gate IS BEGIN PROCESS(din en) 218
219 BEGIN IF(en='1') THEN dout<=din ELSE dout<='z' END IF END PROCESS END rtl 219
220 2) en 220
221 din (7 DOWNTO 0) en 8 dout (7 DOWNTO 0)
222 VHDL LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY tri_buf8 IS PORT(din: IN STD_LOGIC_VECTOR (7 DOWNTO 0) dout: OUT STD_LOGIC_VECTOR (7 DOWNTO 0) en: IN STD_LOGIC) END tri_buf8 ARCHITECTURE rtl OF tri_buf8 IS BEGIN 222
223 PROCESS(din en) BEGIN IF(en='1') THEN dout<=din ELSE dout<="zzzzzzzz" END IF END PROCESS END rtl 223
224 3) 4-21 a b dr en en= 1 a b en= 0 dr= 0 a<=b dr= 1 b<=a 4-14 VHDL
225 a (7DOWNTO 0) dr 8 b(7 DOWNTO 0 en
226 4-14 en dr 0 0 a<=b 0 1 b<=a 1 X 226
227 4-72 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY tri_bigate IS PORT(a b: INTOUT STD_LOGIC_VECTOR(7 OWNTO 0) dr en: IN STD_LOGIC) END tri_bigate ARCHITECTURE rtl OF tri_bigate IS 0) BEGIN SIGNAL aout bout: STD_LOGIC_VECTOR(7 DOWNTO PROCESS(a dr en) BEGIN IF((en='0') AND (dr='1') THEN 227
228 bout<=a ELSE bout<="zzzzzzzz" END IF b<=bout END PROCESS PROCESS(b dr en) BEGIN IF(en='0') AND (dr='0')) THEN aout<=b ELSE aout<="zzzzzzzz" END IF a<=aout END PROCESS END rtl 228
229
230 1) (1) clk EVENT clk= 1 230
231 clk EVENT clk '1' clk clk '0'
232 (2) clk'event clk='0' IF (clk'event AND clk='0') 232
233 clk '1' clk EVENT clk clk '0'
234 2) ( ) (1) VHDL IF IF IF
235 4-73 PROCESS(clock_signal) BEGIN IF(clock_edge_condition) THEN IF(reset_condition) THEN ELSE Signal_out<=reset_value Signal_out<=signal_in END IF END IF END PROCESS 235
236 (2) IF PROCESS(clock_signal reset_signal) BEGIN IF(reset_condition) THEN Signal_out<=reset_value ELSIF(clock_edge_condition) THEN Signal_out<=signal_in END IF END PROCESS 236
237 2 1) (1) D 4-24 D d clk q D 4-15 D d q VHDL D
238 d q clk 4-24 D 238
239 4-15 D d clk q n+1 X 0 X
240 4-75 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY dff1 IS PORT (clk d:in STD_LOGIC q:out STD_LOGIC) END dff1 ARCHITECTURE rtl OF dff1 IS BEGIN PROCESS (clk) BEGIN IF (clk'event AND clk='1') THEN q<=d END IF END PROCESS END rtl 240
241 4-76 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY dff1 IS PORT (clk d:in STD_LOGIC q:out STD_LOGIC) END dff1 ARCHITECTURE rtl OF dff1 IS BEGIN PROCESS BEGIN WAIT UNTIL clk 'EVENT AND clk='1' q<=d END PROCESS END rtl 241
242 : IF (clk 'EVENT AND clk='0') 242
243 (2) D 4-25 D clr clr= 0 q 0 clr VHDL D LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY dff2 IS PORT (clk d clr:in STD_LOGIC q:out STD_LOGIC) 243
244 END dff2 ARCHITECTURE rtl OF dff2 IS BEGIN PROCESS (clk clr) BEGIN IF (clr='0') THEN q<='0' ELSIF (clk 'EVENT AND clk='1') THEN q<=d END IF END PROCESS END rtl 244
245 clr q d clk 4-25 D 245
246 (3) / D / 4-26 d clk q clr pset clr= 0 q= 0 pset= 0 q= 1 246
247 clr q d clk pset 4-26 / D 247
248 VHDL / LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY dff3 IS PORT (clk d clr pset:in STD_LOGIC q:out STD_LOGIC) END dff3 ARCHITECTURE rtl OF dff3 IS BEGIN PROCESS (clk pset clr) BEGIN IF (pset='0') THEN 248
249 q<='1' ELSIF (clr='0') THEN q<='0' ELSIF (clk'event AND clk='1') THEN q<=d END IF END PROCESS END rtl 4-78 pset='0' clr clk q 1 249
250 (4) D 4-27 clr (clr='1') clr= 1 clk q 0 d clr='1' d clk q 0 250
251 clr 1 d q d 1 clk clk 4-27 D 251
252 VHDL D LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY dff4 IS PORT (clk clr d:in STD_LOGIC END dff4 ARCHITECTURE rtl OF dff4 IS BEGIN PROCESS (clk) q:out STD_LOGIC) 252
253 BEGIN IF (clk 'EVENT AND clk='0') THEN IF (clr='0') THEN q<='0' ELSE q<=d END IF END IF END PROCESS END rtl 253
254 2) JK / JK 4-28 JK pset clr j k clk q qb JK 4-16 q
255 clr j clk k pest q qb 4-28 JK 255
256 4-16 JK pset clr clk j K q qb 0 1 X X X X X X X X X X X q0 NOT q X X q0 NOT q0 256
257 VHDL JK LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY jkdff IS PORT (pset clr clk j k:in STD_LOGIC q qb:out STD_LOGIC) END jkdff ARCHITECTURE rtl OF jkdff IS SIGNAL q_s qb_s: STD_LOGIC BEGIN PROCESS (pset clr clk j k) BEGIN IF (pset='0') THEN q_s<='1' qb_s<='0' 257
258 ELSIF (clr='0') THEN q_s<='0' qb_s<='1' ELSIF (clk' EVENT AND clk='0') THEN IF (j='0'and (k='1') THEN q_s<='0' qb_s<='1' ELSIF (j='1') AND (k='0') THEN q_s<='1' qb_s<='0' ELSIF (j='1') AND (k='1') THEN q_s<=not q_s qb_s<=not qb_s END IF END IF q<=q_s qb<=qb_s END PROCESS END rtl 258
259 4-80 pset clr pset='0' clr='0' q 1 qb ARCHITECTURE rtl OF jkdff IS BEGIN SIGNAL q_s qb_s:std_logic PROCESS (pset clr clk j k) BEGIN q_s<='1' IF (pset='0') AND (clr='1') THEN qb_s<='0' 259
260 ELSIF (pset='1') AND (clr='0') THEN q_s<='0' qb_s<='1' ELSIF (clk'event AND clk='0') THEN IF (j='0') AND (k='1') THEN q_s<='0' qb_s<='1' ELSIF (j='1') AND (k='0') THEN q_s<='1' qb_s<='0' ELSIF (j='1') AND (k='1') THEN q_s<=not q_s qb_s<=not qb_s END IF END IF q<=q_s qb<=qb_s END PROCESS END rtl 260
261 a clk b D GENERATE D 8 VHDL
262 a z(0) d q clk z(1) d q clk z(2) d q clk z(3) d q clk z(4) d q clk z(5) d q clk z(6) d q clk z(7) d q clk z(8) lk
263 4-82 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY shift8 IS PORT (a clk:in STD_LOGIC END shift8 b:out STD_LOGIC) ARCHITECTURE sample OF shift8 IS COMPONENT dff PORT (d clk:in STD_LOGIC q:out STD_LOGIC) END COMPONENT SIGNAL z:std_logic_vector (0 TO 8) 263
264 BEGIN z(0)<=a g1:for i IN 0 TO 7 GENERATE dffx:dff PORT MAP (z(i) clk z(i+1)) END GENERATE b<=z(8) END sample dff GENERATE 8 D 264
265 4 1) ( ) (1) 3 clr en ( ) clk ( ) qa qb qc 3 VHDL
266 4-83 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_ARITH.ALL ENTITY cnt6 PORT(clr en clk: IN STD_LOGIC qa qb qc: OUT STD_LOGIC) END cnt6 ARCHITECTURE rtl OF ont6 IS SIGNAL q: STD_LOGIC_VECTOR(2 DOWNTO 0) BEGIN PROCESS(clk) VARIABLE q6: INTEGER BEGIN IF(clk'EVENT AND clk='1') THEN 266
267 IF(clr='0') THEN q6:=0 ELSIF(en='1') THEN IF(q6=5) THEN q6:=0 ELSE q6:=q6+1 END IF END IF END IF q<=conv_std_logic_vector(q6 3) qa<=q(0) qb<=q(1) qc<=q(2) END PROCESS END rtl 267
268 CONV_STD_LOGIC_VECTOR(q6 3) q6 2 3 q
269 (2) enab up_down reset cnt_out cntclk 9 DOWNTO
270 4-84 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_ARITH.ALL ENTITY up_down_cnt10 IS PORT(enab up_down reset cntclk: IN STD_LOGIC END up_down_cnt10 Cnt_out: OUT STD_LOGIC_VECTOR(9 DOWNTO 0)) ARCHITECTURE rtl OF up_down_cnt10 IS BEGIN PROCESS(cntclk) BEGIN VARIABLE cnt: INTEGER RANGE -512 TO 511 VARIABLE dir: INTEGER RANGE -1 TO 1 270
271 IF(up_down='1') THEN dir:=1 ELSE dir:= -1 END IF IF(cntclk'EVENT AND cntclk='1') THEN IF(reset='0') THEN cnt:=0 ELSIF(enab='1') THEN cnt:=cnt+dir END IF END IF Cnt_out<=CONV_STD_LOGIC_VECTOR(cnt 10) END PROCESS END rtl 271
272 4-84 enab up_down cntclk reset cnt_out
273 2) ( ) D VHDL 273
274 reset1 reset2 reset & & reset_out d res q0 count(0) d res q1 count(1) d res q2 count(2) d res q3 count(3) lk clk q0b clk q1b clk q2b clk q3b count_clk unt_clk(0) count_clk(1) q0 count_clk(2) count_clk(3) q1 q2 q
275 4-85 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY cont12f IS PORT(reset clk: IN STD_LOGIC END cont12f Count_out: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ARCHITECTURE rtl OF cont12f IS COMPONENT dff PORT(clk reset d: IN STD_LOGIC END COMPONENT q qb: OUT STD_LOGIC) SIGNAL count: STD_LOGIC_VECTOR(3 DOWNTO 0) SIGNAL count_clk: STD_LOGIC_VECTOR(4 DOWNTO 0) 275
276 SIGNAL reset1 reset2 reset_out: STD_LOGIC BEGIN reset1<=reset count_clk(0)<=clk gen1: FOR i IN 0 TO 3 GENERATE u0: dff PORT MAP(clk=>count_clk(i) reset=>reset_out d=>count_clk(i+1) q=>count(i) qb=>count_clk(i+1)) END GENERATE reset2<=not (count(2) AND count(3)) reset_out<=reset1 AND reset2 END rtl 276
277 3) VHDL
278
279 4-86 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY q8 IS PORT(clk reset: IN STD_LOGIC q8_out: OUT STD_LOGIC) END q8 ARCHITECTURE rtl OF q8 IS SIGNAL q_s: STD_LOGIC_VECTOR(2 DOWNTO 0) BEGIN q8_out<=q_s(2) PROCESS(clk) BEGIN IF(clk'EVENT AND clk='1') THEN 279
280 IF(reset='1') THEN q_s<="000" ELSE CASE q_s IS WHEN"000" =>q_s<="001" WHEN"001" =>q_s<="011" WHEN"011" =>q_s<="111" WHEN"111" =>q_s<="110" WHEN"110" =>q_s<="101" WHEN"101" =>q_s<="010" WHEN"010" =>q_s<="100" WHEN"100" =>q_s<="000" WHEN OTHERS=>q_s<="000" END CASE END IF END IF END PROCESS END rtl 280
281 clk reset 8 281
282 VHDL 4.4 VHDL VHDL
283 VHDL VHDL 283
284 4.10 SIGNAL atmp:std_logic_vector(7 DOWNTO0); SIGNAL btmp:std_logic_vector(0 TO 7); SIGNAL cint:integer; SIGNAL dtmp:std_logic_vector(15 DOWNTO 0); Atmp<=cint; Atmp<=btmp; Btmp<=dtmp; 284
285 count_int (STD_LOGIC_VECTOR) count_out 4.13 BIT STD_LOGIC 4.14 VHDL 3 A<=NOT b AND c OR d; A<=(NOT b AND c) OR d; A<=NOT b AND (c OR d); 285
286 4.15 SIGNAL a STD_LOGIC SIGNAL eb:std_logic SIGNAL b:std_logic_vector(3 DOWNTO 0) SIGNAL d STD_LOGIC_VECTOR(7 DOWNTO 0) b<=a&a&eb&eb; d<=b&eb&eb&eb&eb; 4.16 (ATTRIBUTE) VHDL 4.17 VHDL 286
287 4.18 VHDL 4.19 BLOCK 4.20 BLOCK BLOCK
288 PROCESS(a,b) SINGAL c:std_logic; BEGIN C<=a AND b; END PROCESS;
289 VHDL VHDL VHDL ns 289
290 4.33 resolved(s) 3 1 Z RTL RTL 4.35 RTL D 4-1 D 290
291 reset a b clk & reset d q clk 4-1 D 291
292 4.38 WAIT 4.39 WAIT FOR 20 ns 4.40 IF 4.41 CASE 4.42 IF CASE 4.43 CASE WHEN OTHERS WHEN 292
293 4.44 FOR LOOP FOR LOOP ( 8 ) GENERATE ( ) 293
a b c d e f g C2 C1 2
a b c d e f g C2 C1 2 IN1 IN2 0 2 to 1 Mux 1 IN1 IN2 0 2 to 1 Mux 1 Sel= 0 M0 High C2 C1 Sel= 1 M0 Low C2 C1 1 to 2 decoder M1 Low 1 to 2 decoder M1 High 3 BCD 1Hz clk 64Hz BCD 4 4 0 1 2 to 1 Mux sel 4
More informationD-Type entity D_FF is D :in std_logic; CLK :in std_logic; Q :out std_logic); end D_FF; architecture a of D_FF is process(clk,d) if CLK'EVENT and CLK =
VHDL (Sequential Logic) D-Type entity D_FF is D :in std_logic; CLK :in std_logic; Q :out std_logic); end D_FF; architecture a of D_FF is process(clk,d) if CLK'EVENT and CLK = '1' then Q
More informationVHDL(Statements) (Sequential Statement) (Concurrent Statement) VHDL (Architecture)VHDL (PROCESS)(Sub-program) 2
VHDL (Statements) VHDL(Statements) (Sequential Statement) (Concurrent Statement) VHDL (Architecture)VHDL (PROCESS)(Sub-program) 2 (Assignment Statement) (Signal Assignment Statement) (Variable Assignment
More informationB 6 A A N A S A +V B B B +V 2
B 6 A A N A S A +V B B B +V 2 V A A B B 3 C Vcc FT7 B B 1 C 1 V cc C 2 B 2 G G B 3 C 3V cc C B ND ND GND V A A B B C 1 C 3 C 2 C V cc V cc V 220Ωx B 1 B 2 B 3 B GND GND A B A B 1 1 0 0 0 2 0 1 0 0 3 0
More information(Microsoft Word - \245\274\244\300\246\250\301Z\260\252\247C13.doc)
VHDL 實 習 報 告 四 資 工 二 指 導 教 授 : 徐 演 政 學 生 : 廖 雅 竹 B9515010 陳 緯 琪 B9515044 敗 LED 史 上 無 敵 超 級 賭 骰 子 模 擬 機 以 廖 雅 竹 陳 緯 琪 Project Title: 骰 硬 件 啟 動 後, 可 以 明 顯 的 觀 察 到 實 驗 板 上 方 的 兩 個 骰 子 器 高 速 地 跳 動 Participants:
More informationUSB - 1 - - 2 - - 3 - - 4 - - 5 - - 6 - - 7 - DES Module FSM CONTROLLER 8 6 8 Key ROM 8 8 Data_in RAM Data_out RAM 8 USB Board - 8 - - 9 - - 10 - - 11 - - 12 - USB device INF Windows INF Device Function
More information⊙内容:常用逻辑电路设计
内容 : 常用逻辑电路设计一般组合逻辑电路设计 例 2: 全加器设计 一般时序逻辑电路设计 一 一般组合逻辑电路设计 1 概念 : 组合逻辑电路输出只与当前的输入有关, 而与历史状态无关 即组合逻辑电路是无记忆功能电路 2 常见电路 : (1) 基本门电路 ( 与 非 或等 ) (2) 选择电路 (N 选 1 电路等 ) (3) 编码与解码电路 (3-8 电路 7 段显示 ) (4) 加法电路 (
More informationuntitled
2004-2-16 (3-21) To Luo 207 Xilinx FPGA/CPLD ISE Xilinx Integrated Software Environment 6.1i FPGA VHDL VerilogHDL EDIF ModelSim FPGA FPGA ISE HDL FPGA ISE 7.1 7.1.1 ISE6.1i ISE6.1i ISE ModelSim ISE ModelSim
More informationIC芯片自主创新设计实验
IC 芯片自主创新设计实验 设计报告 设计题目 : 格雷码计数器芯片设计 设计学生 : 吴东生 ( 集成电路 ) 景国新 ( 固体电子 ) 林道明 ( 集成电路 ) 连维重 ( 集成电路 ) 施望 ( 集成电路 ) 刘锦秀 ( 集成电路 ) 刘中伟 ( 集成电路 ) 李梦宁 ( 集成电路 ) 指导教师 : 阮爱武 杜涛 指导单位 : 电子设计自动化技术 课程组 一 格雷码计数器芯片设计概述 功能描述
More informationuntitled
Verilog HDL Verilog HDL 邏 令 列邏 路 例 練 數 度 (top-down design) 行 (concurrency) 2.1 Verilog HDL (module) 邏 HDL 理 HDL 邏 料 數 邏 邏 路 module module_name (port_list) // 列 //
More informationz x / +/- < >< >< >< >< > 3 b10x b10x 0~9,a~f,A~F, 0~9,a~f,A~F, x,x,z,z,?,_ x,x,z,z,?,_ h H 0~9,_ 0~9,_ d D 0~7,x,X,z,Z
Verilog Verilog HDL HDL Verilog Verilog 1. 1. 1.1 1.1 TAB TAB VerilogHDL VerilogHDL C 1.2 1.2 C // // /* /* /* /* SYNOPSY SYNOPSY Design Compiler Design Compiler // //synopsys synopsys /* /*synopsys synopsys
More information序言.PDF
EDA VHDL VHDL VHDL EDA VHDL 1 7 9 10 FPGA 11 VHDL EDA 12 VHDL 13 VHDL 14 VHDL 12 VHDL 13 EDA / VHDL EDA 028 6636481 6241146 3201496 VHDL : ( 610054) : : : : 787 1092 1/16 14.875 343 : 1999 12 : 1999 12
More information1 什么是Setup 和Holdup时间?
1 什 么 是 Setup 和 Holdup 时 间? 建 立 时 间 (Setup Time) 和 保 持 时 间 (Hold time) 建 立 时 间 是 指 在 时 钟 边 沿 前, 数 据 信 号 需 要 保 持 不 变 的 时 间 保 持 时 间 是 指 时 钟 跳 变 边 沿 后 数 据 信 号 需 要 保 持 不 变 的 时 间 见 图 1 如 果 不 满 足 建 立 和 保 持 时
More informationCC213
: (Ken-Yi Lee), E-mail: feis.tw@gmail.com 49 [P.51] C/C++ [P.52] [P.53] [P.55] (int) [P.57] (float/double) [P.58] printf scanf [P.59] [P.61] ( / ) [P.62] (char) [P.65] : +-*/% [P.67] : = [P.68] : ,
More information第5章修改稿
(Programming Language), ok,, if then else,(), ()() 5.0 5.0.0, (Variable Declaration) var x : T x, T, x,,,, var x : T P = x, x' : T P P, () var x:t P,,, yz, var x : int x:=2. y := x+z = x, x' : int x' =2
More informationuntitled
Verilog 1 錄 料 7. 邏 8. 料流 9. 行 10. 令 11. 邏 路 例 2 1. Verilog 路 (Flexibility) 易 更 更 易 連 林 數 (Portability) 不 不 易 C 3 2. Verilog Verilog (model) (switch level) (transistor) 邏 (gate level) 料流 (data flow) (register
More informationMicrosoft Word - 095_2015.09.26 什麼最快樂 (白話與經文加註)-ok .doc
釋 厚 觀 ( 福 嚴 推 廣 教 育 班,2015.9.26) 各 位 法 師 各 位 居 士, 大 家 好! 今 天 跟 大 家 分 享 一 則 佛 典 故 事, 這 故 事 出 自 法 句 譬 喻 經, 在 大 正 藏 第 4 冊 595 頁 中 欄 到 596 頁 上 欄 過 去, 佛 在 舍 衛 國 祇 園 精 舍 時, 有 四 位 新 學 比 丘 一 起 來 到 㮈 樹 下 坐 禪 修
More information逢 甲 大 學
益 老 年 不 易更 例 不 異 列 - I - 錄 錄 流 錄 六 來 錄 - II - 錄 錄 錄 錄 錄 錄 參 料 錄 - III - 料 讀 讀 錄 讀 數 錄 錄 錄 錄 錄 - IV - 錄 錄 行 錄 錄 錄 錄 讀 錄 錄 錄 讀 錄 錄 - V - 了 說 力 兩 了 - 1 - 列 邏 路 列 不 不 FLEX 10K Devices at a Glance Feature
More informationebook105-1
C D 1.1 0 1 0 1 2 ( 0 1 ) ( b i t s ) 0 1 1. 2. 0 1 3. ( ) 1-1 1-1 2 A B C A B C X Y 1.2 1.2.1 ( C D ) ( H D L ) H D L H D L J a v a C + + 1.2.2 C P U ( ) 1 3 1-2 C RT ( ) 1-2 ( C P U ) C P U C P U C P
More informationWord Pro - FPGA设计高级技巧(Xilinx篇).lwp
V1.0 FPGA 62 FPGA ( ) 2001/09/15 yyyy/mm/dd yyyy/mm/dd FPGA 2001/09/1 5 1.00 2001-9-19 263 FPGA 1... 8 2... 8 2.1... 9 2.2... 10 2.3 Coding Style... 10 3 FPGA VirtexII... 10 3.1 Coding Style... 11 3.1.1
More informationebook122-3
3 Verilog Verilog HDL Ve r i l o g 3.1 Verilog HDL ( i d e n t i f i e r ) $ ( C o u n t COUNT _ R 1 _ D 2 R 56 _ 68 F I V E $ / / C o u n t (escaped identifier ) \ ( ) \ 7400 \.*.$ \{******} \ ~Q \O u
More information1 1
1 1 2 Idea Architecture Design IC Fabrication Wafer (hundreds of dies) Sawing & Packaging Block diagram Final chips Circuit & Layout Design Testing Layout Bad chips Good chips customers 3 2 4 IC Fabless
More information, 7, Windows,,,, : ,,,, ;,, ( CIP) /,,. : ;, ( 21 ) ISBN : -. TP CIP ( 2005) 1
21 , 7, Windows,,,, : 010-62782989 13501256678 13801310933,,,, ;,, ( CIP) /,,. : ;, 2005. 11 ( 21 ) ISBN 7-81082 - 634-4... - : -. TP316-44 CIP ( 2005) 123583 : : : : 100084 : 010-62776969 : 100044 : 010-51686414
More information9 什 么 是 竞 争 与 冒 险 现 象? 怎 样 判 断? 如 何 消 除?( 汉 王 笔 试 ) 在 组 合 逻 辑 中, 由 于 门 的 输 入 信 号 通 路 中 经 过 了 不 同 的 延 时, 导 致 到 达 该 门 的 时 间 不 一 致 叫 竞 争 产 生 毛 刺 叫 冒 险 如
FPGA 工 程 师 面 试 试 题 一 1 同 步 电 路 和 异 步 电 路 的 区 别 是 什 么?( 仕 兰 微 电 子 ) 2 什 么 是 同 步 逻 辑 和 异 步 逻 辑?( 汉 王 笔 试 ) 同 步 逻 辑 是 时 钟 之 间 有 固 定 的 因 果 关 系 异 步 逻 辑 是 各 时 钟 之 间 没 有 固 定 的 因 果 关 系 3 什 么 是 " 线 与 " 逻 辑, 要 实
More information邏輯分析儀的概念與原理-展示版
PC Base Standalone LA-100 Q&A - - - - - - - SCOPE - - LA - - ( Embedded ) ( Skew ) - Data In External CLK Internal CLK Display Buffer ASIC CPU Memory Trigger Level - - Clock BUS Timing State - ( Timing
More information逢甲大學
Behavior Model DES PCI DES PCI DES DES(Data Encryption Standard) IBM DES DES DES DES DES DES / DES DES P. - (Round) / - k,k,,k k,k,,k P. - (Initial Permutation) L R R k f L (XOR) R R L Ri = Li- XOR f(ri-,ki)
More information科学计算的语言-FORTRAN95
科 学 计 算 的 语 言 -FORTRAN95 目 录 第 一 篇 闲 话 第 1 章 目 的 是 计 算 第 2 章 FORTRAN95 如 何 描 述 计 算 第 3 章 FORTRAN 的 编 译 系 统 第 二 篇 计 算 的 叙 述 第 4 章 FORTRAN95 语 言 的 形 貌 第 5 章 准 备 数 据 第 6 章 构 造 数 据 第 7 章 声 明 数 据 第 8 章 构 造
More information2 时序电路的 VHDL 描述 例 2.1 D 触发器的 VHDL 描述最简单 最具有代表性的时序电路是 D 触发器 对 D 触发器的描述包含了 VHDL 对时序电路的最基本和典型的表达方式, 也包含了 VHDL 中许多最具特色的语言现象 D DFF1 Q CLK ( 实体 -Entity)? 电路
数字电路与系统设计 EDA 实验 VHDL 设计初步 主讲 : 杨明磊 Email: mlyang@xidian.edu.cn 雷达信号处理国防科技重点实验室 2 时序电路的 VHDL 描述 例 2.1 D 触发器的 VHDL 描述最简单 最具有代表性的时序电路是 D 触发器 对 D 触发器的描述包含了 VHDL 对时序电路的最基本和典型的表达方式, 也包含了 VHDL 中许多最具特色的语言现象 D
More information當 地 情 形 還 不 熟 悉 4 得 勝 的 歡 似 虎 : 形 容 因 勝 利 而 得 意 忘 形 5 不 吃 無 工 之 食 : 比 喻 人 不 能 無 緣 無 故 接 受 優 待 或 贈 與 4. 請 根 據 文 意, 在 中 填 入 正 確 的 成 語 代 號 ( 甲 ) 優 游 自 在
國 二 國 文 範 圍 :B3: 第 二 課 美 猴 王 一 國 字 及 注 音 1. 拱 ㄈㄨˊ 無 違 : 2. 拍 手 稱 ㄧㄤˊ : 3. 詼 ㄒㄧㄝˊ 風 趣 : 4. ㄔㄢˊ 鬥 : 5. 搔 癢 : 6. ㄓㄤ 頭 鼠 目 : 7. 玩 ㄕㄨㄚˇ : 8. 石 竅 : 9. 採 花 ㄇㄧˋ 果 : 10. 長 途 ㄅㄚˊ 涉 : 11. 喜 不 自 勝 : 12. 進 ㄓㄨˋ 水 簾
More informationuntitled
MODBUS 1 MODBUS...1 1...4 1.1...4 1.2...4 1.3...4 1.4... 2...5 2.1...5 2.2...5 3...6 3.1 OPENSERIAL...6 3.2 CLOSESERIAL...8 3.3 RDMULTIBIT...8 3.4 RDMULTIWORD...9 3.5 WRTONEBIT...11 3.6 WRTONEWORD...12
More information2013 C 1 # include <stdio.h> 2 int main ( void ) 3 { 4 int cases, a, b, i; 5 scanf ("%d", & cases ); 6 for (i = 0;i < cases ;i ++) 7 { 8 scanf ("%d %d
2013 18 ( ) 1. C pa.c, pb.c, 2. C++ pa.cpp, pb.cpp, Compilation Error cin scanf Time Limit Exceeded 1: A 5 B 5 C 5 D 5 E 5 F 5 1 2013 C 1 # include 2 int main ( void ) 3 { 4 int cases, a, b,
More informationuntitled
論 FPGA FPGA External Step Motor Control Module 立 老 林 年 立 老 論 VHDL VHDL 了 論 老 了 度 老 立 老 不 老 都 度 行 流 VHDL 年 來 論 了 不 識 念 VHDL IEEE IEEE 1076 1993 年 度 VHDL 不 FPGACPLD 了 路 利 廉 FPGA 立 利 VHDL ( MAXPLUS) 路 (
More informationMicrosoft PowerPoint - EDA-理论3 [兼容模式]
3 更复杂电路的 VHDL 描述 3.1 计数器的 VHDL 描述 时序电路中, 一般计数器的输入 / 输出信号包括 : n Q CLK Entity 电路设计? Architecture -1- 西安电子科技大学国家级精品课程数字电路与系统设计 例 1 : 4 位二进制加法计数器 ENTITY CNT4 IS PORT ( CLK : IN BIT ; Q : BUFFER INTEGER range
More informationPs22Pdf
( ) ( 150 ) 25 15 20 40 ( 25, 1, 25 ), 1. A. B. C. D. 2. A. B. C. D. 3., J = 1 H = 1 ( A B, J', J, H ) A. A = B = 1, J' =0 B. A = B = J' =1 C. A = J' =1, B =0 D. B = J' = 1, A = 0 4. AB + AB A. AB B. AB
More information2. initial always initial always 0 always initial always fork module initial always 2 module clk_gen_demo(clock1,clock2); output clock1,clock2; reg cl
Verilog HDL Verilog VerilogHDL 1. Module 1 2 VerilogHDL @ ( 2. initial always initial always 0 always initial always fork module initial always 2 module clk_gen_demo(clock1,clock2); output clock1,clock2;
More informationMicrosoft PowerPoint - OPVB1基本VB.ppt
大 綱 0.VB 能 做 什 麼? CH1 VB 基 本 認 識 1.VB 歷 史 與 版 本 2.VB 環 境 簡 介 3. 即 時 運 算 視 窗 1 0.VB 能 做 什 麼? Visual Basic =>VB=> 程 式 設 計 語 言 => 設 計 程 式 設 計 你 想 要 的 功 能 的 程 式 自 動 化 資 料 庫 計 算 模 擬 遊 戲 網 路 監 控 實 驗 輔 助 自 動
More informationKT-SOPCx开发套件简明教程
V2.03 2005-9-1 FPGA SOC FPGA/SOPC IT QuartusII NiosII IDE FPGA/SOPC FPGA/SOPC FPGA/SOPC CT-SOPCx FPGA/SOPC CPLD/FPGA www.fpga.com.cn CPLD/FPGA FPGA QuartusII NiosII CPU SOPC SOPC Builder NiosII IDE 1 www.21control.com
More informationMicrosoft Word - 最新正文.doc
9 21 1.1.1 1.1.2 1 2 2 Windows 7+Office 2010 3 4 5 6 4 7 1.1.3 5 1.1.4 1 3 2 NII 1993 3 CNNIC 2014 1 16 33 1 2013 12 6.18 5358 45.8% 2012 3.7 2 2013 12 5 19.1% 2012 74.5% 81.0% 2013 3G 2013 12 2.47 2012
More information常 州 市 新 北 区 建 设 工 程
常 州 市 新 北 区 建 设 工 程 招 标 公 告 ( 资 格 后 审 ) 编 号 :3204111607110201-BE-001 一 工 程 名 称 : 珠 江 路 ( 泰 山 路 - 衡 山 路 ) 拓 宽 改 造 工 程 项 目 二 工 程 概 况 : 1 总 投 资 额 :5230.06 万 元 2 工 程 地 点 : 新 北 区 3 建 设 规 模 :/ 4 建 设 内 容 : 施
More information山东2014第四季新教材《会计基础》冲刺卷第二套
2016 年 会 计 从 业 考 试 会 计 基 础 冲 刺 卷 2 一 单 项 选 择 题 ( 本 题 共 20 小 题, 每 小 题 1 分, 共 20 分 在 下 列 每 小 题 的 备 选 项 中, 有 且 只 有 一 个 选 项 是 最 符 合 题 目 要 求 的, 请 将 正 确 答 案 前 的 英 文 字 母 填 入 题 后 的 括 号 内, 不 选 错 选 均 不 得 分 ) 1.
More information四川省普通高等学校
四 川 省 普 通 高 等 学 校 计 算 机 应 用 知 识 和 能 力 等 级 考 试 考 试 大 纲 (2013 年 试 行 版 ) 四 川 省 教 育 厅 计 算 机 等 级 考 试 中 心 2013 年 1 月 目 录 一 级 考 试 大 纲 1 二 级 考 试 大 纲 6 程 序 设 计 公 共 基 础 知 识 6 BASIC 语 言 程 序 设 计 (Visual Basic) 9
More informationAN INTRODUCTION TO PHYSICAL COMPUTING USING ARDUINO, GRASSHOPPER, AND FIREFLY (CHINESE EDITION ) INTERACTIVE PROTOTYPING
AN INTRODUCTION TO PHYSICAL COMPUTING USING ARDUINO, GRASSHOPPER, AND FIREFLY (CHINESE EDITION ) INTERACTIVE PROTOTYPING 前言 - Andrew Payne 目录 1 2 Firefly Basics 3 COMPONENT TOOLBOX 目录 4 RESOURCES 致谢
More information:,,,, ( CIP ) /,. :, ISBN CIP ( 2001) : : 127, : : : ht t p: / / www. nwpup. com : :
:,,,, ( CIP ) /,. :, 2001. 8 ISBN 7 5612 1363 8............. 0342 CIP ( 2001) 027392 : : 127, : 710072 : 029-8493844 : ht t p: / / www. nwpup. com : : 787mm1 092mm : 19. 75 : 480 : 2001 8 1 2001 8 1 :
More informationDR2010.doc
DR/2010 HACH 11-8-96-2 HACH. DR/2010, / UL E79852 CSA C22.223 LR 58275 VDE GS 1015-92 FCC"A" 15 : AMADOR CORP, HACH. EN50 011/CISPR 11 "B" (EMI)/89/336/EEC/EMC: AMADOR CORP, HACH.. EN50 082-1( )/89/226/EEC
More information主 題 四 : 都 卜 勒 效 應 一 都 卜 勒 效 應 1. 現 象 : 當 波 源 與 觀 察 者 連 線 間 有 相 對 運 動 時, 聽 者 所 接 收 到 的 頻 率 ( 視 頻 ) 將 與 波 源 之 原 頻 率 不 同, 此 現 象 稱 為 都 卜 勒 效 應 例 如 站 於 路 旁
都卜勒效應 項少龍老師 項少龍老師 主 題 四 : 都 卜 勒 效 應 一 都 卜 勒 效 應 1. 現 象 : 當 波 源 與 觀 察 者 連 線 間 有 相 對 運 動 時, 聽 者 所 接 收 到 的 頻 率 ( 視 頻 ) 將 與 波 源 之 原 頻 率 不 同, 此 現 象 稱 為 都 卜 勒 效 應 例 如 站 於 路 旁, 當 救 護 車 駛 來 時, 觀 察 者 聽 到 之 聲 音
More information!!! ! " # $% $& $#!!!!&!(!# %$ %) $ !"!#!$ %& % %% %( "& "% "$ #) #% (& (! (# (* $! !" #$ #% & & & " & # &&& &&( &&$ &&% &&# &)& &)* * !"#!$%!$&!!! $! %!()!(!(%!(&!#!##!#&!%"!%#!%&!*$ !"#!$%!$&!$ (%%
More information住户表
表 号 : 人 社 统 [2008] 临 2 号 制 表 机 关 : 人 力 资 源 和 社 会 保 障 部 批 准 机 关 : 国 家 统 计 局 批 准 文 号 : 国 统 制 [2008]97 号 有 效 期 至 :2008 年 12 月 31 日 人 力 资 源 社 会 保 障 基 本 情 况 调 查 问 卷 ( 城 镇 居 民 ) (2008 年 社 区 直 报 调 查 ) 致 调 查 户
More information山东2014第四季新教材《会计基础》冲刺卷第三套
2016 年 会 计 从 业 考 试 会 计 基 础 冲 刺 卷 3 一 单 项 选 择 题 ( 本 题 共 20 小 题, 每 小 题 1 分, 共 20 分 在 下 列 每 小 题 的 备 选 项 中, 有 且 只 有 一 个 选 项 是 最 符 合 题 目 要 求 的, 请 将 正 确 答 案 前 的 英 文 字 母 填 入 题 后 的 括 号 内, 不 选 错 选 均 不 得 分 ) 1.
More information( CIP).:,3.7 ISBN TB CIP (3) ( ) ISBN O78 : 3.
( CIP).:,3.7 ISBN 7 568 383 3.......... TB CIP (3) 334 3 37 ( ) 64536 www.hdlgpress.com.c 7879 6 9.75 479 3 7 3 7 45 ISBN 7 568 383 3O78 : 3. 995,.,.,.,. :,,,,.. :,,,,,,.,,,,.,,. ,,.,,,.,,,.,,,,.,.,,,
More informationC/C++语言 - C/C++数据
C/C++ C/C++ Table of contents 1. 2. 3. 4. char 5. 1 C = 5 (F 32). 9 F C 2 1 // fal2cel. c: Convert Fah temperature to Cel temperature 2 # include < stdio.h> 3 int main ( void ) 4 { 5 float fah, cel ;
More information中山大学采取多种措施促进
前 言 根 据 教 育 部 教 育 部 办 公 厅 关 于 编 制 发 布 高 校 毕 业 生 就 业 质 量 年 度 报 告 的 通 知 ( 教 学 厅 函 2013 25 号 ) 及 关 于 做 好 2014 年 高 校 毕 业 生 就 业 质 量 年 度 报 告 编 制 发 布 工 作 的 通 知 ( 教 学 司 函 2014 29 号 ) 精 神 和 广 东 省 教 育 厅 要 求, 我 校
More information!!! "#$ %"% " & ( ) * +,-.- " / 01 " 2 +,-.- +,1.- ( ) * "#$ " 34 " /5 6-6 "#
" #! " # $%&!! "# ( ") *+ *+ *+ $%& +!,- $%&!,- +.! 0 / 1 23 $%& # 4 #!,-. # # $%&! 56! 7!!! 7 # 4 8 $!!! 9!,- # 4 # #!,- # 4!! 56 # 4! $%&! # 4 $%& # 0 # #! 9 *+ :$: &; $%& $%& >?@A@!,-! / $" 2@)
More information27 :OPC 45 [4] (Automation Interface Standard), (Costom Interface Standard), OPC 2,,, VB Delphi OPC, OPC C++, OPC OPC OPC, [1] 1 OPC 1.1 OPC OPC(OLE f
27 1 Vol.27 No.1 CEMENTED CARBIDE 2010 2 Feb.2010!"!!!!"!!!!"!" doi:10.3969/j.issn.1003-7292.2010.01.011 OPC 1 1 2 1 (1., 412008; 2., 518052), OPC, WinCC VB,,, OPC ; ;VB ;WinCC Application of OPC Technology
More informationuntitled
說 參 例 邏 邏 1. 說 2. 數 數 3. 8 4. 理念 李 龍老 立 1. 理 料 2. 理 料 3. 數 料 4. 流 邏 念 5. 良 6. 讀 行 行 7. 行 例 來 邏 1. 說 說 識 量 2. 說 理 類 3. 數 數 念 4. 令 5. 良 6. 流 邏 念 7. 說 邏 理 力 1. 2. 3. 4. 5. 列 念 1 參 1. ( Visual Basic 例 ) (1)
More information建築工程品質管理案例研討
1.1...2-1 1.2...2-2 1.3...2-2 2.1...2-3 2.2...2-3 2.3...2-8 3.1...2-11 3.2...2-12 3.3...2-15 3.4...2-16 3.5...2-17 4.1...2-19 4.2...2-19 4.3...2-22 4.4...2-24 4.5...2-26 4.6...2-28 5.1...2-29 5.2...2-32
More information<4D6963726F736F667420576F7264202D20313034BEC7A67EABD7C2E0BEC7A6D2BA5DB3E6313034303733312DA5BFBD54AAA92E646F63>
國 立 宜 蘭 大 學 104 學 年 度 轉 學 招 生 錄 取 名 單 ZA1. 日 間 學 制 電 機 工 程 學 系 二 年 級 104ZA20058 林 佐 正 取 生 104ZA20064 梁 元 瀚 正 取 生 104ZA20047 盛 宏 淵 正 取 生 104ZA21001 李 湘 台 正 取 生 104ZA20032 蔡 明 憲 正 取 生 104ZA20055 賴 亮 杰 正
More information<4D F736F F D D342DA57CA7DEA447B14D2DA475B57BBB50BADEB27AC3FEB14DA447B8D5C344>
1. 請 問 誰 提 出 積 體 電 路 (IC) 上 可 容 納 的 電 晶 體 數 目, 約 每 隔 24 個 月 (1975 年 更 改 為 18 個 月 ) 便 會 增 加 一 倍, 效 能 也 將 提 升 一 倍, 也 揭 示 了 資 訊 科 技 進 步 的 速 度? (A) 英 特 爾 (Intel) 公 司 創 始 人 戈 登. 摩 爾 (Gordon Moore) (B) 微 軟 (Microsoft)
More information!"#$%"#$!& () #*("+$,# -+(&. )!""# $ $ $ $ $ $ $ $ $ !!!"#$%#$&!"#$% #" %#&# %# (%!) (&#"*%!!!!!!!!!!!!!!!!!!!!!!! " "# (&$")(!*+,*)-%$ ".%).(%/!!!!!!!!!!!!!!!!!!!!!!!!!!!! $ (&$")(!*+ &$*$(&$(!*+,*)-%$
More information考试大2011年高考试题答案
持 续 更 新 中... 一 单 项 选 择 题 ( 本 类 题 共 30 小 题, 每 小 题 1 分, 共 30 分 每 小 题 备 选 答 案 中, 只 有 一 个 符 合 题 意 的 正 确 答 案 多 选 错 选 不 选 均 不 得 分 ) 1. 甲 乙 签 订 的 买 卖 合 同 中 订 有 有 效 的 仲 裁 条 款, 后 因 合 同 履 行 发 生 的 纠 纷, 乙 未 声 明 有
More informationuntitled
/ MS6-SV-...-D-10V24 zh 8043786 1702a [8068989] : : : 1. / 2 Festo MS6-SV-...-D-10V24 1702a 1... 5 2... 5 2.1... 5 2.2... 6 2.3... 6 2.4... 7 2.5 EN ISO 13849... 7 3... 8 3.1... 8 3.2 (Common Cause Failure
More informationMicrosoft PowerPoint - os_4.ppt
行 程 資 科 系 林 偉 川 行 程 概 念 行 程 與 程 式 主 要 的 不 同 點 : 程 式 是 被 放 在 外 部 的 儲 存 裝 置 如 磁 碟 上, 而 行 程 則 被 放 在 記 憶 體 中 程 式 在 儲 存 裝 置 中 是 靜 態 的, 而 行 程 在 記 憶 體 中 是 動 態 的, 它 會 隨 著 一 些 事 件 的 發 生 而 產 生 相 對 的 改 變 行 程, 就 是
More information(Microsoft Word - Motion Program \270\305\264\272\276\363 \307\245\301\366 \271\327 \270\361\302\367.doc)
: TBFAT-G5MP-MN004-11 1 GX Series PLC Program Manual 2 GX Series PLC Program Manual Contents Contents...3 1... 1-1 1.1... 1-2 1.2... 1-3 1.2.1... 1-3 1.2.2... 1-4 1.2.3... 1-4 1.2.4... 1-6 1.3... 1-7 1.3.1...
More informationFY.DOC
高 职 高 专 21 世 纪 规 划 教 材 C++ 程 序 设 计 邓 振 杰 主 编 贾 振 华 孟 庆 敏 副 主 编 人 民 邮 电 出 版 社 内 容 提 要 本 书 系 统 地 介 绍 C++ 语 言 的 基 本 概 念 基 本 语 法 和 编 程 方 法, 深 入 浅 出 地 讲 述 C++ 语 言 面 向 对 象 的 重 要 特 征 : 类 和 对 象 抽 象 封 装 继 承 等 主
More informationHz 10MHz 0.5V 5V 0.01% 10s 2 0.5V 5V 1Hz 1kHz 10% 90% 1% 3 1Hz 1MHz 1% EPM7128SLC84-15 LM361 LM361 Zlg
1 1 a. 0.5V 5V 1Hz 1MHz b. 0.1% 2 : a. 0.5V 5V 1Hz 1MHz b. 0.1% (3) a. 0.5V 5V 100 s b. 1% 4 1 10 5 1MHz 6 1 2 1 0.1Hz 10MHz 0.5V 5V 0.01% 10s 2 0.5V 5V 1Hz 1kHz 10% 90% 1% 3 1Hz 1MHz 1% EPM7128SLC84-15
More information6-1 Table Column Data Type Row Record 1. DBMS 2. DBMS MySQL Microsoft Access SQL Server Oracle 3. ODBC SQL 1. Structured Query Language 2. IBM
CHAPTER 6 SQL SQL SQL 6-1 Table Column Data Type Row Record 1. DBMS 2. DBMS MySQL Microsoft Access SQL Server Oracle 3. ODBC SQL 1. Structured Query Language 2. IBM 3. 1986 10 ANSI SQL ANSI X3. 135-1986
More informationebook14-4
4 TINY LL(1) First F o l l o w t o p - d o w n 3 3. 3 backtracking parser predictive parser recursive-descent parsing L L ( 1 ) LL(1) parsing L L ( 1 ) L L ( 1 ) 1 L 2 L 1 L L ( k ) k L L ( 1 ) F i r s
More information第一章.doc
----------------------------------------------------------------------------------------------------------------------------------------- 1 -----------------------------------------------------------------------------------------------------------------------------------------
More information2 12
SHENZHEN BRILLIANT CRYSTAL TECHNOLOGIC CO.,LTD. The specification for the following models Graphic LCM serial communication control board CB001 PROPOSED BY APPROVED Design Approved TEL:+86-755-29995238
More information考 查 知 识 点 肝 气 疏 泄 调 畅 气 机 的 作 用, 主 要 表 现 在 以 下 几 个 方 面 :(1) 促 进 血 液 与 津 液 的 运 行 输 布 ;(2) 促 进 脾 胃 的 运 化 功 能 和 胆 汁 分 泌 排 泄 ;(3) 调 畅 情 志 ;(4) 促 进 男 子 排 精
2015 年 全 国 硕 士 研 究 生 入 学 统 一 考 试 中 医 综 合 科 目 试 题 解 析 一 A 型 题 :1~80 小 题, 每 小 题 1.5 分, 共 120 分 在 每 小 题 给 出 的 A B C D 四 个 选 项 中, 请 选 出 一 项 最 符 合 题 目 要 求 的 1. 提 出 阳 常 有 余, 阴 常 不 足 观 点 的 医 家 是 A 朱 丹 溪 B 刘 完
More information就 构 成 了 盗 窃 罪 与 破 坏 交 通 设 施 罪 的 想 象 竞 合, 按 照 其 中 处 罚 较 重 的 犯 罪 处 罚 5. 答 案 :B 本 题 主 要 考 察 如 何 区 分 收 买 被 拐 卖 的 妇 女 儿 童 罪 与 拐 卖 妇 女 儿 童 罪 的 共 犯 问 题 ( 对 向
新 东 方 全 国 法 律 硕 士 ( 非 法 学 ) 联 考 模 拟 考 试 专 业 基 础 课 答 案 解 析 一 单 项 选 择 题 1. 答 案 D 本 题 主 要 考 查 刑 法 分 则 中 关 于 亲 告 罪 与 非 亲 告 罪 的 规 定 要 注 意 这 些 亲 告 罪 在 有 特 别 的 情 况 下, 是 公 诉 犯 罪 我 国 刑 法 共 规 定 了 5 种 告 诉 才 处 理 的
More information00 sirius 3R SIRIUS 3R 3RV1 0A 1 3RT1 3RH1 3 3RU11/3RB SIRIUS SIRIUS TC= / 3RV1 A 1 IEC6097- IP0 ( IP00) 1/3 IEC6097- (VDE0660) DIN VDE 06 0 AC690V, I cu 00V 1) P A n I n I cu A kw A A ka S00 0.16 0.0
More information!"#$%"#$!& () #*("+$,# -+(&. )!""! # # # # # # # # !!!"#$%#$&!"#$% #" %#&# %# (%!) (&#"*%!!!!!!!!!!!!!!!!!!!!!!! " "# (&$")(!*+,*)-%$ ".%).(%/!!!!!!!!!!!!!!!!!!!!!!!!!!!! $ (&$")(!*+ &$*$(&$(!*+,*)-%$
More information!"#$%"#$!& () #*("+$,# -+(&. )!""! # # # # # # # # !!!"#$%#$&!"#$% #" %#&# %# (%!) (&#"*%!!!!!!!!!!!!!!!!!!!!!!! " "# (&$")(!*+,*)-%$ ".%).(%/!!!!!!!!!!!!!!!!!!!!!!!!!!!! $ (&$")(!*+ &$*$(&$(!*+,*)-%$
More informationPs22Pdf
0146) : 2 /. :, 2004. 7 ISBN 7-80153 - 957-5.... G726. 9 CIP ( 2004) 069174 : 2 : : : : : : 2 : 100733 : 010-65369524 65369530 : : : 880mm 1230mm 1 /32 : 2800 : 122 : 5000 : 2006 8 1 2 : ISBN 7-80153 -
More information(Load Project) (Save Project) (OffLine Mode) (Help) Intel Hex Motor
1 4.1.1.1 (Load) 14 1.1 1 4.1.1.2 (Save) 14 1.1.1 1 4.1.2 (Buffer) 16 1.1.2 1 4.1.3 (Device) 16 1.1.3 1 4.1.3.1 (Select Device) 16 2 4.1.3.2 (Device Info) 16 2.1 2 4.1.3.3 (Adapter) 17 2.1.1 CD-ROM 2 4.1.4
More informationuntitled
8086/8088 CIP /. 2004.8 ISBN 7-03-014239-X.... TP313 CIP 2004 086019 16 100717 http://www.sciencep.com * 2004 8 2004 8 1 5 500 787 1092 1/16 16 1/2 391 000 1 2 ii 1 2 CAI CAI 3 To the teacher To the student
More information<4D F736F F F696E74202D20B5DAC8FDB2BFB7D633A3BA CD3EFD1D42DCAFDBEDDC0E0D0CDD3EBB2D9D7F7B7FB2E707074>
第三部分 :VHDL 语言 (3) 北京理工大学雷达技术研究所 陈禾 复习 LIBRARY ieee; ENTITY ent1 IS }... BEGIN }... END ENTITY ent1; CONFIGURATION cfg1 OF ent1 IS }... END CONFIGURATION cfg1; PACKAGE pkg1 IS }... NED PACKAGE pkg1 ARCHITCTURE
More information/ / (FC 3)...
Modbus/TCP 1.0 1999 3 29 Andy Swales Schneider aswales@modicon.com ... 2 1.... 3 2.... 3 2.1.. 3 2.2..4 2.3..4 2.4... 5 3.... 5 3.1 0... 5 3.2 1... 5 3.3 2... 6 3.4 / /... 7 4.... 7 5.... 8 5.1 0... 9
More informatione 2 3 2
e 1 3 3.1 3.2 3.3 NextDate 3.4 3.5 3.6 3.7 3.8 3.9 3 1 e 2 3 2 e 3 3.1 3.1.1 3.1.2 3.1.3 3.1.4 Return 3 3 e 4 3.1.1 1 2 1 2 3 4 3 4 e 5 3.1.2 3 5 e 6 3.1.3 FAX MODEM 3 6 e 7 3.1.4 ANSI/IEEE829-1983 3 1
More informationC语言的应用.PDF
AVR C 9 1 AVR C IAR C, *.HEX, C,,! C, > 9.1 AVR C MCU,, AVR?! IAR AVR / IAR 32 ALU 1KBytes - 8MBytes (SPM ) 16 MBytes C C *var1, *var2; *var1++ = *--var2; AVR C 9 2 LD R16,-X ST Z+,R16 Auto (local
More information6CO2 6H 2O C6H 2O6 6O2 = = n i= P X i n H X - P X logp X i= i n X X X P i P 0 i l n i n n P i= i H X = - p log P n i= i i i + H X - P X logp X dx - 2 2 2 2 3 2 4 2 d( Q) d( Q) > 0 = 0 di di d(
More information优合会计考点直击卷子之财经法规答案——第八套
原 题 导 航 基 础 第 一 套 第 1 题 参 考 答 案 : C 试 题 评 析 : 在 社 会 主 义 市 场 经 济 条 件 下, 会 计 的 对 象 是 社 会 再 生 产 过 程 中 主 要 以 货 币 表 现 的 经 济 活 动 第 2 题 参 考 答 案 :B 试 题 评 析 : 在 权 责 发 生 制 下, 本 期 售 货 尚 未 收 到 销 售 货 款 属 于 当 期 收 入
More information1
表 号 : 人 社 统 [2010] 临 2 号 制 表 机 关 : 人 力 资 源 和 社 会 保 障 部 批 准 机 关 : 国 家 统 计 局 批 准 文 号 : 国 统 制 [2010]77 号 有 效 期 至 :2012 年 12 月 31 日 人 力 资 源 社 会 保 障 基 本 情 况 调 查 问 卷 ( 农 民 工 ) 致 农 民 工 的 话 : 您 好! 本 次 调 查 是 人
More informationPs22Pdf
/ / / P V f T N Q P V T N Q T N Q P V T N Q P V P V T N QT N Q P V T N Q Q Q P V Q / / / / / / / / / / / / / / / / / / / / / / / O A O A O A B C D A B C O A B C O B H B B OA B B OCOA AD OA OC
More information論鄭玄對《禮記‧月令》的考辨
19997 183-196 論 鄭 玄 對 禮 記 月 令 的 考 辨 183 論 鄭 玄 對 禮 記 月 令 的 考 辨 一 問 題 的 背 景 20b 8a 1 472 24 20a 33 7a 2 3 1 35 60 64 472 240241 2 1a 3 19b 184 4 5 二 鄭 玄 考 辨 月 令 成 書 時 代 及 來 源 的 論 證 65 4 20b 282 5 235244
More information2/80 2
2/80 2 3/80 3 DSP2400 is a high performance Digital Signal Processor (DSP) designed and developed by author s laboratory. It is designed for multimedia and wireless application. To develop application
More informationebook122-11
11 (test bench) Verilog HDL 11.1 1) ( ) 2) 3) Verilog HDL module T e s t _ B e n c h; // L o c a l _ r e g _ a n d _ n e t _ d e c l a r a t i o n s G e n e r a t e _ w a v e f o r m s _ u s i n g & s
More informationC PICC C++ C++ C C #include<pic.h> C static volatile unsigned char 0x01; static volatile unsigned char 0x02; static volatile unsigned cha
CYPOK CYPOK 1 UltraEdit Project-->Install Language Tool: Language Suite----->hi-tech picc Tool Name ---->PICC Compiler Executable ---->c:hi-picinpicc.exe ( Command-line Project-->New Project-->File Name--->myc
More informationWinXP
2014 行 测 知 识 点 详 解 班 课 程 讲 义 www.b2cedu.com 言 语 理 解 和 表 达 4 第 一 课 言 语 理 解 与 表 达 概 述... 4 第 二 课 : 逻 辑 填 空 实 词 填 空... 6 第 三 课 : 逻 辑 填 空 成 语 填 空... 9 第 四 课 : 阅 读 理 解 -- 表 面 主 旨... 12 第 五 课 : 阅 读 理 解 -- 隐
More information2012/07/01 陈 春 华 老 师 参 加 国 家 级 青 年 教 师 企 业 实 践 2012/07/03 20 名 教 师 前 往 12 家 企 事 业 单 位 短 期 实 践 2012/07/16 全 国 示 范 校 内 涵 建 设 暨 专 业 建 设 培 训 交 流 会 2012/07
日 期 时 间 工 作 主 题 大 事 记 2012/02/20 签 订 计 算 机 应 用 全 国 数 字 化 资 源 开 发 协 议 2012 年 2 月 20 日 我 校 与 沈 阳 信 息 工 程 技 术 学 院 签 订 计 算 机 全 国 数 字 化 资 源 开 发 协 议 在 开 发 过 程 中 我 校 教 师 全 程 参 与, 提 供 各 种 需 求 以 及 素 材, 协 同 沈 阳
More information2006..,1..,2.,.,2..,3..,3 22..,4..,4 :..,5..,5 :..,5..,6..,6..,8..,10 :..,12..,1..,6..,6..,2 1907..,5,:..,1 :..,1 :..,1 :..,2..,2..,3 :..,1 :..,1..,1.
2006 2005..,5..,2 20 20..,2..,3..,3..,3..,3..,3..,5..,5 :..,8 1861 :..,11..,12 2005..,2..,1..,2..,1..,4..,6..,6 :..,10..,4..,4..,5..,1 :..,4..,6..,3..,4 1910..,5 :1930..,1..,4..,2 :..,2..,2..,1 19.., 1..,1..,1..,3..,3
More informationMicrosoft Word - EDA2006_A_Answer
大规模数字集成电路设计 试卷 A 标准答案与评分细则 ( 卷面总分 :80 分 ) 一. 名词解释 (2 分 6 题 )( 评分标准 : 给出正确英文的 2 分 / 题, 仅给中文解释 1 分 / 题 ) 1. EDA:Electronic Design Automation 2. FPGA:Field Programmable Gate-Array 3. ASIC:Application Specific
More informationMicrosoft Word - 2016职称安排修改 -6.22-于.docx
吉 人 社 办 字 2016 46 号 关 于 印 发 2016 年 吉 林 省 职 称 评 聘 工 作 的 安 排 意 见 的 通 知 各 市 ( 州 ) 长 白 山 管 委 会 县 ( 市 区 ) 人 力 资 源 和 社 会 保 障 局, 省 直 各 单 位 ( 部 门 ) 及 直 属 企 事 业 单 位, 驻 省 中 直 有 关 单 位, 各 评 聘 结 合 改 革 及 试 点 单 位, 省
More information三維空間之機械手臂虛擬實境模擬
VRML Model of 3-D Robot Arm VRML Model of 3-D Robot Arm MATLAB VRML MATLAB Simulink i MATLAB Simulink V-Realm Build Joystick ii Abstract The major purpose of this thesis presents the procedure of VRML
More information提问袁小兵:
C++ 面 试 试 题 汇 总 柯 贤 富 管 理 软 件 需 求 分 析 篇 1. STL 类 模 板 标 准 库 中 容 器 和 算 法 这 部 分 一 般 称 为 标 准 模 板 库 2. 为 什 么 定 义 虚 的 析 构 函 数? 避 免 内 存 问 题, 当 你 可 能 通 过 基 类 指 针 删 除 派 生 类 对 象 时 必 须 保 证 基 类 析 构 函 数 为 虚 函 数 3.
More information2
2 ...4...5...7...10...14...19...20...37...40...47...112 3 4 - 2010 2009 2008 884,853,008.14 947,599,410.93 24,481,714.79 36,008,618.85 22,147,955.33 26,538,263.76 8,609,419.02 25,686,434.10 5 140,763,923.42
More informationCIP. / ISBN Ⅰ.... Ⅱ.... Ⅲ. Ⅳ. G CIP http / /press. nju. edu. cn
CIP. /. 004. 4 ISBN 7 305 0458 7 Ⅰ.... Ⅱ.... Ⅲ. Ⅳ. G64. 505 CIP 004 0798 0093 05 8359693 05 835937 05 83686347 http / /press. nju. edu. cn nupress@public. ptt. js. cn 787 09 /6. 5 85 004 5 ISBN 7 305 0458
More information钢铁金相图谱
!""# $ ! "# "# "# $! $% & &" () (( (( (* *) *) *" *& *% % % %( #) # #!))!)&!)&!)*!!!!!!$! )!"!!"!!"&!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! !"#!"$!%&!$!$!$(!)"!)#!)*!(!(!(%!(#!((!(*!*&!*!*%!*%!*#!*$!*)
More information