<4D F736F F F696E74202D20C4A3BD4DDE92C2B7BDE2CEF6BA86BDE93228BAC6CBB430392E323229>

Size: px

Start display at page:

Download "<4D F736F F F696E74202D20C4A3BD4DDE92C2B7BDE2CEF6BA86BDE93228BAC6CBB430392E323229>"

成弘
4 years ago
Views:

1 模組迴路解析簡介清情电子科技有限公司

2 面內構造 TFT Sealant 元件框膠 Anisotropic Conductor Film 異向性導電膠 Tape Automatic Bonding ACF Timing Control IC (ASIC) Printed Circuit Board 印刷電路板 Driver IC 驅動 IC Polarizer film 上偏光板 Light diffuser 擴散片 Glass substrate 玻璃基板 Spacer 間隔劑 Waveguide plate 分光片 Black Matrix 遮光區 Color Filter 濾光器 Prism sheet Reflector 反光板 Protective film (overcoat) Common electrode 共通電極 Alignment film 配向模 Liquid crystal 液晶 Capacitor 儲存電容 Display electrode 畫素電極 Polarizer 下偏光板 Edge light 燈管罩

3 面內構造

4 訊號驅動原理

5 模組架構 TTL or LVDS Receiver

6 專有名詞 What is EMI/RFI ElectroMagnetic Interference Radio Frequency Interference 電磁波向外輻射干擾 ( 電磁干擾 )/( 微波干擾 ) What is EMC ElectroMagnetic Compatibility 外界電磁波向內輻射干擾 ( 電磁相容 )

7 傳統訊號格式 TTL: Transistor-Transistor Logic 最基本的數位訊號, 低電位代表 0, 高電位代表 1 優點 : 最直接的訊號, 可直接量測缺點 : 1. 易受外界干擾, 消耗功率大 2. 易向外界干擾, 發射 EMI. Clock 負緣觸發 Data 訊號結果

8 TTL 電氣規格 TTL 特性

9 外部訊號 LVDS:Low Voltage Differential Signaling A low noise, low power, low amplitude method for high-speed (gigabits per second) data transmission over copper wire. 使用非常低的電壓擺幅大約 350mV, 使用這種方式可以減少功率消耗及減低 EMI, 更能達到降低成本之目的

10 LVDS 工作方式差動輸入信號經由兩顆對應 MOS gate 端輸入, 因為電流源使用 3.5mA 因此接收器 (Receiver) 差動接收端可獲取 3.5mA 電流但是接收器差動輸入端直流阻抗非常大, 為了使電流通過以產生 350mV, 故在接收器差動輸入端要接上 100 歐姆的電阻, 以滿足 LVDS 電壓擺幅 350mV

11 LVDS 電性規格

12 LVDS 編碼 CLK1 編碼後的訊號, 兩條線之間的低壓 A0 差代表 0, 高壓差代表 1 A1 B1 B0 G5 G4 A2 優點 : 避免外界干擾 DE VS YNC, 消耗功率低 HSYNC B5 A3 A4 A5 A6 A7 G0 R5 R4 R3 R2 R1 R0 G3 B4 B7 B6 G7 G6 G2 G1 B3 B2 R7 R6 CLK2 Previous Cycle Current Cycle

13 內部訊號格式 RSDS:Reduced Swing Differentisl Signaling 差動訊號與 TTL 相比具有低 EMI 與功率損耗之優點, 因為 RSDS 的電壓擺幅只有 200mV, 比 LVDS 更低

14 RSDS 工作方式

RSDS 規格 VP VOD Symb ol Description Min Typ Max Unit s VDD Supply Voltage 3.0 3.3 3.

15 RSDS 規格 VP VOD Symb ol Description Min Typ Max Unit s VDD Supply Voltage V VN VOS VOD Differential output voltage mv (RL = 100 Ohm; Cr 4E [7]=1) 0V(VSS) VOS Common mode Voltage V VP: Positive single end signal of RSDS output buffer. VN: Negative single end signal of RSDS output buffer. Trf Transition time (CL = 5 pf, load between N and P channels) Skew Skew between different data channels 1 ns 500 ps

16 RSDS 之優點 RSDS 具備低 EMI 與低耗電優點 RSDS(Reduced swing differential signaling) 是由美國國家半導體 (National Semiconductor Corp.) 推廣的一種平面顯示器的傳輸介面相較於現在常用的 3.3Volt 的數位傳輸介面, 有著減低 EMI(Electro-Magnetic Interference) 與降低耗電的優點 differential pair input 降低 EMI 跟現在常用的介面比較, 為什麼 RSDS 可以減低 EMI 呢? 最主要的原因是 RSDS 介面使用的是 differential input, 所以輸入介面的信號之電壓振幅比起 3.3Volt 小很多, 最小可到達 0.2Volt, 如圖 5 所述我們知道 EMI 的發生主要是由於電路中所流動電流大小的變化, 所形成的電磁輻射的結果它會隨著電流變化的大小程度與變化頻率而增加, 所以當輸入的電壓振幅變小時, 電流的變化幅度也會減少, 所以 EMI 的程度也會減低除了由於電流變化幅度降低而減低 EMI 之外, 由於 RSDS 介面是使用 differential pair input, 這一對輸入信號線, 其輸入信號是反向的所以信號線上所流通的電流也恰好反向一般傳統的 CMOS 輸入信號是一條一條線的, 每一條線上流通的電流會各自輻射出 EMI 來, 但是 differential pair 的兩條線由於電流變化 (DI) 大小相等且反向, 其所輻射出來的 EMI 會因為彼此互相作用而抵消掉大部份請見圖 5 因此, 從剛才提過的, 我們可以得知藉由電壓振幅的減小與 differential 輸入信號的設計,RSDS 的傳輸介面可大幅減低 EMI 的程度在此同時, 由於 EMI 的降低, 也可以節省一般在解 EMI 時, 所需額外多加的零件與電路, 如此一來總成本也可以降低比 TTL(CMOS) 節省 99% 耗電此外,RSDS 除了可以減少 EMI 外, 比起傳統的 CMOS 輸入介面,RSDS 的輸入介面在傳輸過程中所形成的耗電, 也能大幅減少因為依照功率消耗的公式, 功率的消耗正比於電壓的平方, 既然電壓振幅由 3.3volt 降到 0.2volt, 稍微計算一下, 可得知在信號傳輸的過程中, 可節省下接近 99.6% 的功率消耗當然, 這是依照數學公式最理想的狀況, 在實際上並不會節省這麼多

17 訊號系統

18 ASIC Application Specific IC ( 又稱 T-con Timing controller) 功能接收 TTL 或 LVDS 訊號與時脈送出 TTL 或 RSDS 訊號與時脈控制各組時序訊號輸出 EX) XP01

19 ASIC EX) XP01

20 ASIC 時脈順序 STH 出現 star pulse, 告知 Source Driver 可以開始接收第一列 pixel 的資料 (RGBP/N) 並 latch 住, 之後 TP 信號上緣讀取 RVS( 控制極性的變換方式, 決定輸出電壓為正極性或負極性 ), 下緣將整列之 DATA 同時寫入面板同時 STV 信號也告知 Gate Driver 可以開始依序啟動每一列所有之 TFT 此後則依照 CPV 信號開啟每一列之 TFT Source Driver 則依 STH 信號 TP 信號 RVS 信號來給予每列每個像素適當之像素電壓

21 Source Driver IC (S-IC) S 側驅動 IC 包裝成 Taping, 再捲成 Reel 出貨廠內經金型裁切並本壓於 Panel 與 PWB

22 Source Driver 部分 Pin Assignments (EX. 17EA) STHL/R: 啟動階調訊號接收 R/L: 控制 IC 輸出左右順序 CLK: 時脈 TP: 啟動 IC 輸出電壓 RVS to POL: IC 輸出之高 / 低電壓控制 ---Flicker 輸出方式選擇 VDD1: IC 電源 VSS1, VSS2: GND VDD2: 階調電壓最大值 V0~V15: 階調電壓 Dx0~Dx7: 訊號 Sx: S-IC 輸出

23 S-IC 對照圖設計預留測試孔 Vcom Vddd VDDA

24 Gate Driver IC (G-IC) Gate Driver 部分 Pin Assignments DIOL/R: 啟動 IC R/L: 控制 IC 輸出左右順序 SCLK: 時脈 OE1,2,3: 強迫 G-IC 輸出 VLL XON: 強迫 G-IC 輸出 VGON VDD: G-IC 電源 VLL: VEEG VSS: 接地 VGON: VDDG OUTx: G-IC 輸出

25 G-IC 對照圖 VDDG Vddd VEEG Vcom

26 PWB Printed Wire Board 將輸入電源轉成所需的電壓 6 項基本電壓 Vin : 3.3V 5.0V 12V 基本輸入電源 VDDD: 3.3V, 各 IC 所需的電源電壓, S-IC, G-IC, ASIC, 電源 IC, VDDG: 18V, 24V TFT 元件打開的 Gate 電壓, 給 G-IC 使用 VEEG: -6V, TFT 元件關閉的 Gate 電壓, 給 G-IC 使用 VDDA: 9.2V, 階調電壓最大值, 再轉成各階調所需的電壓, 給 S-IC 使用 Vcom: 3.6V, 基準共通電壓, 和階調電壓的差值來驅動液晶, 給面板使用為了不讓電源瞬間的開與關, 而引起內部元件突然承受過大的電流, 而破壞 IC, 因此在 Turn_On 或 Turn_Off 時各電壓的啟動順序必須符合先後順序

27 S-PWB 外觀

28 電源示意圖

29 DC-DC 電源電路

30 Power On Sequence 開機時序 EX) 17EA ---3C 版

31 倍壓整流迴路

32 電晶體偏壓電路

33 Vddd

34 Vddd 3.3V 4.0V

35 VDDA Vin VDDA

36 L201 vs Q202 Gate

37 L201

38 VDDA 轉成階調電壓

39 階調電壓分壓表

40 階調電壓 (Gamma 電壓 )

41 VDDG 9.2V D201 5V

42 VDDG-D201

43 VDDG 9.2V 18.4V D202(27.6V)

44 VDDG-D202

45 Vcom VDDA Vcom

46 Vcom 穩壓二極體推挽式放大器負回授差動放大器

47 Vcom 3.6V 3.6V 4.2V 0.6V 3.6V

48 VEEG 5V -6V

IC 2-1. 32 (liquid crystal) 2-2 (Color Filter, CF) 2-3 IC 2-4 2-5 2

(2004-05-08) (2004-05-13) (Thin Film Transistor - Liquid Crystal Display, TFT-LCD) (Cathode-Ray Tube, CRT) (Direct Light) 2.1 2-1 32 1 IC 2-1. 32 (liquid crystal) 2-2 (Color Filter, CF) 2-3 IC 2-4 2-5