<4D F736F F D20D5C5B2A8A3ADB9A6C2CA4D4F B5C4D1D0BEBFD3EBB7A2D5B95FCBCDB3F6B0E62E646F63>

Size: px

Start display at page:

Download "<4D F736F F D20D5C5B2A8A3ADB9A6C2CA4D4F B5C4D1D0BEBFD3EBB7A2D5B95FCBCDB3F6B0E62E646F63>"

执莘
5 years ago
Views:

1 功率 MOSFET 的研究与发展张波电子科技大学电子薄膜与集成器件国家重点实验室, 四川, 成都, 从 1975 年美国 IR 公司推出 VVMOS(Vertical V-groove MOSFET) 以来, 功率 MOSFET 器件得到快速发展, 已成为中小功率应用领域的主流功率半导体开关器件 [1] 功率 MOSFET 一直沿着结构优化创新结构和宽禁带半导体材料三个方向发展, 将器件性能推向更高电压应用范围更低导通损耗更高工作频率和更高可靠工作一结构优化 VVMOS 是第一个商业化的功率 MOSFET, 为改善 V 型槽顶端的电场尖峰和电流集中效应, 研究人员又发明了了 VUMOS(Vertical U-groove MOSFET), 但 VVMOS 和 VUMOS 均是利用各向异性原理湿法腐蚀形成沟槽结构, 工艺稳定性不佳因此当平面型的垂直双扩散 MOSFET VDMOS(Vertical Double Diffused MOSFET) 发明以后,VDMOS 便成为功率 MOSFET 的主流结构并沿用至今功率 MOS 器件是一个三端半导体开关, 常用于电路的电源和负载控制功率 MOS 器件导通电阻越小, 它通过的电流就越大如计算机的 CPU Memory TFT 背光风机等的供电控制, 都要求功率 MOS 器件小体积低损耗和大电流特别是随着 CPU 主频不断提高和内部电源电压不断降低, 要求初始启动电流越来越大, 常常需要 80A 甚至 100A 以上的电流在既定的小体积封装内, 要达到大的开关电流, 除改善封装的热特性外, 唯一可行的办法就是减小器件导通电阻目前除了通过优化器件结构 ( 或研发新器件结构和应用新材料 ) 减小导通电阻外, 另一个有效方法是增加单位面积内的元胞 (Cell) 数量, 即增加元胞密度因此, 高密度成为当今制造高性能功率 MOS 器件的关键技术目前, 功率 MOS 器件的工艺水平已进入亚微米甚至向深亚微米发展, 利用 1

2 Spacer 技术研制的小单元尺寸功率 MOS 器件和槽栅功率 MOS 器件 ( 也称为 Trench MOSFETs 或 TMOS 或 RMOS 或 UMOS 等 ) 已市场化 IR 公司生产的第八代 (Gen-8)HEXFET 元胞密度为每平方英寸 1.12 亿个元胞, 且 IRF1704 器件的最高工作温度也提升到 200 C 在低压低功耗功率 MOS 器件领域, 槽栅功率 MOS 器件得到迅速发展图 1 是槽栅功率 MOS 器件结构示意图和其导通电阻表达式由于槽栅功率 MOS 器件结构中没有传统 VDMOS 器件所固有的 JFET 电阻, 使得槽栅功率 MOS 器件的单元密度 (cell density) 可以随着加工工艺特征尺寸的降低而迅速提高美国 AATI 公司采用 0.35μm 工艺生产的槽栅功率 MOS 器件, 其单元密度高达每平方英寸 287M 个元胞为进一步提高槽栅功率 MOS 器件性能, 研究者还提出了包括槽底部厚栅氧 (Thick Bottom Oxide) 结构 [2] 窄槽结构 (Narrow Trench) [3] 深槽积 [4] [5] 累层和 W 形槽栅 (W-shaped gate trench MOSFET) 结构等图 2 给出了日本东芝公司提出的深槽积累层模式功率 MOS 器件结构示意图该结构在两个窄的矩形栅电极和薄的 N - 漂移区之间有一个窄的高电阻率 N - 外延层, 该外延层由于 0.2μm Source N P μm N-epi Gate 100nm N-drift N + -substrate Drain 图 1 槽栅 MOSFET 结构示意图图 2 深槽积累层模式功率 MOS 器件结构示意图 P + 栅电极的内建势作用而恒处于耗尽状态, 从而使器件在没有 P 基区的条件下也 2

3 处于常关状态由于槽侧壁积累层的形成可实现低导通电阻, 同时引入的 N - 漂移区 ( 缓冲层 ) 降低了漏极高压时槽型栅底部拐角处的峰值电场, 提高了器件耐压, 因此获得了阻断电压 33V 导通电阻 10mΩ.mm 2 的器件功率 MOS 器件常常用在频率较高的场合, 开关损耗在频率提高时愈来愈占主要位置, 降低栅电荷 Q G 可有效降低开关损耗为降低栅电荷, 在制造上可以采用前面介绍的槽底部厚栅氧结构窄槽结构和 W 形槽栅结构等图 3 所示为美国 Vishay-Siliconix 公司 Darwish 博士等人提出的 W 形槽栅结构, 其阻断电压为 35V, 优值 (R on Q G ) 为 12mΩ nc 该结构通过在槽的边墙 (Walls) 和边脚 (Corners) 形成薄栅氧, 在槽底部产图 3 W 形槽栅 MOSFET 结构示意图生厚氧化层, 从而可在保证器件的开关速度和击穿电压的同时降低密勒电容此外, 在功率 MOS 器件研究中, 功率 MOS 器件与快速二极管 ( 肖特基势垒二极管 SBD 结势垒肖特基 JBS 混合 PiN 肖特基二极管 MPS 等 ) 的单片集成, 带温度感应及电流感应功能的智能功率 MOS 器件, 逻辑电平驱动的功率 MOS 器件, 采用自对准工艺减少掩膜版次数采用非均匀漂移区降低导通电阻采用双面冷却焊带 (Ribbon) 压焊无焊接封装等新型封装技术以提升器件性能, 以及降低 R on Q G 优值 (FOM:Figure Of Merit) 的新结构新工艺等正不断涌现二 Super Junction 结构在功率 MOS 器件设计中, 击穿电压 (BV) 与比导通电阻 (R on ) 存在 2.5 次方的关系 :R on = (BV) 2.5[6] 为了解决这对矛盾, 一种基于电子科技大学陈星弼院士中美发明专利 [7], 打破了传统功率 MOS 器件理论极限 [8,9], 被国际上盛誉为功率 MOS 器件领域里程碑的新型功率 MOS 器件 -CoolMOS 于 1998 年问世并很快走向市场 [10,11] 德国 Infineon 公司公司率先推出的 CoolMOS 由于采用新的耐压层 3

4 结构 ( 陈院士称为复合缓冲层 :Composite Buffer Layer 国际上又称为 Super Junction 结构 Multi-RESURF 结构或 3D RESURF 结构等 ) [12], 在几乎保持功率 MOS 器件所有优点的同时, 又有着极低的导通损耗 (R on BV 1.23 ) [13] 目前国际上 Infineon IR Toshiba Fairchild STMicroelectronics 等多家公司采用该技术生产低功耗功率 MOS 器件这里需特别指出的是,Super Junction 结构是一种耐压层上的结构创新, 不仅可用于垂直功率 MOS 器件, 还可用于功率 IC 的关键器件 LDMOS 以及 SBD SIT( 静电感应晶体管 ) 等功率半导体器件 [14-16], 是功率半导体器件发展史上的里程碑式结构, 该发明由此也名列 2002 年信息产业部三项信息技术重大发明之首位 Infineon 最早推出的 600V CoolMOS 与常规 MOSFET 器件相比, 相同的管芯面积下导通电阻下降到常规 MOSFET 的 1/5 目前,Infineon 已经推出 900V 的 CoolMOS, 其 FOM( 优值 ) 低达 35Ω nc, 导通电阻较同样封装的传统 900V MOSFET 低 75% 图 4 为采用传统技术的 VDMOS 器件结构和采用 Super Junction(SJ) 结构的 CoolMOS TM 器件结构示意图 SOURCE SOURCE 从图中可以清楚看到, GATE GATE CoolMOS 器件采用交替的 N + P-Base N + P-Base N + P-Base N + P-Base P/N 结构代替了传统功率 N - -Epi N - epi P N P N - epi MOS 器件的低掺杂漂移区在 CoolMOS 器件导通时, 多 N + sub DRAIN N + sub DRAIN 数载流子 ( 图中 N 沟器件为电子 ) 参与导电, 因此其开关特 (a) VDMOS 结构 (b) CoolMOS TM 结构图 4 功率 MOS 器件结构示意图性与传统功率 MOS 器件相似而当器件反向偏置时, 复合缓冲层将产生一个横向电场, 使 PN 结相互耗尽, 从而起到承受电压的作用由于复合缓冲层中 P/N 柱的掺杂浓度可远高于传统器件的漂移区浓度, 从而使得导通电阻大大降低, 进而改善了导通电阻与器件耐压之间的矛盾 4

5 在图 4 所示的结构中, 漂移区完全由 Super Junction 部分组成, 漂移区厚度决定了器件的耐压漂移区越厚, 器件耐压越高, 但漂移区越厚, 加工难度越大图 4 所示的 Super junction 结构通常采用多次外延加注入或刻蚀加离子注入的方法实现 [17] 最近, 国际上提出了一种半 SJ 结构 (Semi-Super Junction) [18,19], 如图 5 所示半 SJ 结图 5 Semi-Super Junction 结构构的漂移区由 SJ 和 BAL(Bottom Assist Layer) 两部分构成, 它将 SJ 特性与传统 VDMOS 结构相结合, 不但具有优良的电特性, 而且工艺难度和制造成本也大大降低半 SJ 结构的出现不仅给设计带来了极大的灵活性, 同时为 1000V 以上高压低功耗功率 MOS 器件的产业化提供了一条新途径三宽禁带半导体材料以碳化硅 (SiC) 和氮化镓 (GaN) 为代表的宽禁带半导体材料, 是继以硅 (Si) 和砷化镓 (GaAs) 为代表的第一代第二代半导体材料之后, 近 10 年迅速发展起来的新型半导体材料, 已成为目前半导体功率器件研究的热点由于 SiC 材料的优良物理特性, 以及与 Si 类似, 能够热生长出稳定氧化物的特点, SiC 基 MOS 器件具有低比导通电阻高工作频率和高温工作稳定性的优点, 在功率器件领域具有很广阔的应用前景美国国防先进研究计划局 (DARPA) 启动的宽禁带半导体技术计划 (Wide Bandgap Semiconductor Technology Initiative,WBGSTI) 中大功率电子器件应用宽禁带技术 (High Power Electronics-HPE) 也将单芯片 10kV 18A 的 SiC MOSFET 列为研制目标目前 SiC MOS 器件发展迅速, 国际上报道了多种 SiC MOS 器件结构 :UMOS 5

6 (Vertical trenched-gate MOSFET) VDMOS(Vertical double-diffusion MOSFET) LDMOS ( Lateral double-diffusion MOSFET ) UMOS ACCUFET ( UMOS Accumulation channel Field Effect Transistor) 以及 SIAFET(Static induction injected Accumulated Field Effect Transistor) 等美国 Cree 公司和 Infineon 公司分别研制出 2300V/5A 导通电阻 0.45Ω 和 1200V/10A 导通电阻 0.27Ω 的 SiC 功率 MOSFET 2005 年日本 Rohm 公司开发出 900V 3.1mΩ.cm 2 的 SiC MOSFET, 导通电阻是传统硅基 DMOS 的 1/80 或 IGBT 的 1/ 年,Rohm 公司和日本本田技术研究所合作, 已开发出 1200V/230A 的全 SiC 电源模块 (SiC SBD 和 SiC MOSFET) SiC MOSFT 最早有望在今年实现量产在高压 SiC MOSFET 领域,Sei-Hyung Ryu 等人报道了 10kV, 比导通电阻为 123mΩ.cm 2 的 4H-SiC DMOS,n 区杂质浓度和厚度分别为 cm -3 和 85μm [20] 2007 年美国 Cree 公司报道了在 3 英寸 4H N-SiC 晶圆上制作出芯片尺寸为 mm 2 的 10kV/20A DMOS, 在 25 下的开关速度为 75ns, 已经应用在 20kHz 的 10kV 半 H 桥的模块中 [21] 不同于 Si 和 SiC 材料,GaN 不能热生长出稳定氧化物, 但美国伦斯勒理工学院 T. P. Chow 教授所领导的小组采用淀积 SiO 2 作为栅介质层, 实现了阻断电压 2500V 比导通电阻 30 mω.cm 2 阈值电压 2V 的 N 型 GaN 功率 MOSFET 器件 [22] 四总结功率 MOS 器件是目前功率半导体开关器件中市场容量最大需求增长最快的产品, 是低压 (<100V) 范围内最好的功率开关器件增加元胞密度一直是制造高性能功率 MOS 器件的发展方向在降低器件导通损耗的基础上, 提高器件优值和可靠性进一步降低以 Super junction 结构为代表的新结构器件制造成本提升以 SiC MOSFET 为代表的宽禁带半导体器件成品率成为功率 MOS 器件研发生产的努力方向 6

7 参考文献 [1] B J Baliga, Trends in power semiconductor devices. IEEE Trans. Electron Devices, 1996, 43 : 1717 [2] Ling Ma, Amali A, Kiyawat S et al. New trench MOSFET technology for DC-DC converter applications. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, [3] R. J. E. Hueting, et al., Switching performance of low-voltage N-channel trench MOSFETs, In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, [4] Ono S,Kawaguchi Y, Nakagawa A. 30V new fine trench MOSFET with ultra low on-resistance. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, [5] Darwish M, Yue C, Kam H L et al. A new power W-gated trench MOSFET (WMOSFET) with high switching performance. In: Proceedings of the 15th International Symposium on Power Semiconductor Devices and Ics. Cambridge, [6] 陈星弼. 功率 MOSFET 与高压集成电路. 南京 : 东南大学出版社, 1990:168 [7] Chen X B. Semiconductor power devices with alternating conductivity,u.s. Patent , 1993 [8] Chen Xingbi, Sin J K O. Optimized of the specific on-resistance of the COOLMOS TM. IEEE Trans Electron Devices, 2001,48:344 [9] Deboy G, Marz M, Stengl J P et al. A new generation of high voltage MOSFETs breaks the limit line of silicon. In: International Electron Devices Meeting. San Francisco, CA, [10] Lorenz L, Deboy G, Knapp A et al. COOLMOS TM -a new milestone in high voltage power MOS.In: Proceedings of the 11th International Symposium on Power 7

8 Semiconductor Devices and Ics. Toronto, [11] Zhang B, Xu Z, Huang A Q. Analysis of the forward biased safe operating area of the super junction MOSFET. In: Proceedings of the 12th International Symposium on Power Semiconductor Devices and Ics. Toulouse, [12] 田波, 程序, 亢宝位. 超结理论的产生与发展, 微电子学,2006, 36(1):75 [13] Chen X B, Mawby P A, Board K et al. Theory of a novel voltage sustaining layer for power devices. Microelectronics Journal, 1998, 29:1005 [14] Nassif-Khalil S G, Salama C A T. Super junction LDMOST in silicon-on-sapphire technology (SJ-LDMOST). In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, [15] Saitoh W, Omura I, Tokano K et al. Ultra low on-resistance SBD with p-buried floating layer. In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, [16] Kunori S, Kitada M, Shimizu T et al. 120 V multi RESURF junction barrier Schottky rectifier (MR-JBS). In: Proceedings of the 14th International Symposium on Power Semiconductor Devices and Ics. Santa Fe New Mexico, [17] Yu Chen et al. Progressive Development of Superjunction Power MOSFET Devices. IEEE Trans. Electron Devices, 2008, 55:211 [18] Saito W, Omura I, Aida S et al. Over 1000V semi-superjunction MOSFET with ultra-low on-resistance below the Si-limit. IEEE Trans. Electron Devices, 2005, 52:2317 [19] 陈万军, 张波, 李肇基, 邓小川. PSJ 高压器件的优化设计, 半导体学报, 2006, 27:1089 [20] S.-H. Ryu, S. Krishnaswami, M. O'Loughlin, et al. 10-kV, 123-mΩ.cm 2 4H-SiC power DMOSFETs. IEEE Electron Device Letters, 2004, 25:556 [21] John Palmour. Advances in SiC Power Technology. DARPA MTO Symposium, 8

9 2007 [22]W. Huang, T.P. Chow, Y. Niiyama, T. Nomura and S. Yoshida. Lateral Implanted RESURF GaN MOSFETs with BV up to 2.5 kv. In: Proceedings of the 20th International Symposium on Power Semiconductor Devices & IC's, Orlando, Florida, USA

場效電晶體簡介.doc

場效電晶體簡介.doc (field effect transistor FET) FET (gate G ) FET (source S ) FET (drain D ) n (n-channel FET) p (p-channel FET) n FET n (channel) p FET p (channel) 1 n p FET FET (unipolar devices) 1 n p FET FET BJT FET